[VHDL编程] 24sCountdown

说明：基于CPLD的24秒倒计时 计时的窗口显示分为数码管和发光二极管两部分，其中二极管部分表示数码管后一位，.0-.9或.00-.09，故本计时器精确度可以提高到0.01s-Based on CPLD 24 seconds countdown Timing window displays and LED digital tube is divided into two parts, where the diode portion r
<我0621> 在 2025-04-23 上传 | 大小：2.21mb | 下载：0

[VHDL编程] dsp_core_tx_filter

说明：应用在USRP N210上的XIlinx的FPGA开发板上面的变采样滤波器，实现25--30.72M的变采样滤波器，适应LTE物理层的要求-Application on the USRP N210 FPGA development board above XIlinx variable sampling filter, to achieve 25- 30.72M variable sampling filter, adapt LTE p
<何中华> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] SystemVerilog-Assertions-source-code

说明：SystemVerilog Assertion 应用指南一书的每章断言源代码，很好的SVA学习资料-SystemVerilog Assertion Application Guide for each chapter of a book asserts the source code, a very good learning materials SVA
<杨斌> 在 2025-04-23 上传 | 大小：3.07mb | 下载：0

[VHDL编程] lut

说明：可参数化配置的CAM模块，仿照xilinx IP core设计而成，使用SRL16E基本单元实现，节省空间-Can be parameterized configurable CAM module, modeled xilinx IP core designed, implemented using the basic unit SRL16E, space-saving
<杨斌> 在 2025-04-23 上传 | 大小：9kb | 下载：0

[VHDL编程] I2C-master-Architecture.v1.1

说明：Architechture for I2C master to design the VHDL code
<Probil Kumar> 在 2025-04-23 上传 | 大小：231kb | 下载：0

[VHDL编程] Cyclone4_115_TV

说明：基于Altera cyclone4_115芯片下的完整VGA端口开发工程，包括VHDL源文件，和项目工程文件，对于FPGA下的VGA端口开发很有参考价值。-Based on Altera cyclone4_115 chip under full VGA port development projects, including the VHDL source files, and project files, the VGA port f
<bankfly> 在 2025-04-23 上传 | 大小：704kb | 下载：0

[VHDL编程] Cyclone4_SD_Card_Audio_Player

说明：基于cyclone4 FPGA芯片的音频播放器完成项目工程，包括SOPC项目代码，以及SD卡读取模块Verilog IP，以及完整的Q2下项目工程。-Cyclone4 FPGA chip based audio player to complete the project works, including the SOPC project code, and SD card reader module IP, as well as co
<bankfly> 在 2025-04-23 上传 | 大小：2.26mb | 下载：0

[VHDL编程] Cyclone4_115_IR

说明：FPGA下红外收发项目工程，基于cyclone4 芯片，包括项目verilog源码已经sof下载文件，对于基于fpga的红外模块开发很有参考价值。-Project under infrared transceiver FPGA based cyclone4 chips, including project sof verilog source code has been downloaded files for fpga-based i
<bankfly> 在 2025-04-23 上传 | 大小：83kb | 下载：0

[VHDL编程] DCT_IP_Testbench

说明：一个DCT变换的完整IP，基于Verilog编写，同时包括完成的testbench，方便模块的仿真和测试。-DCT transform a complete IP, based on Verilog prepared, including both complete testbench, convenient module simulation and testing.
<bankfly> 在 2025-04-23 上传 | 大小：29kb | 下载：0

[VHDL编程] Signal3

说明：ISE设计的三角波发生器VHDL实现及报告-ISE Design of the triangular wave generator VHDL implementation and reporting.
<刘银龙> 在 2025-04-23 上传 | 大小：101kb | 下载：0

[VHDL编程] T

说明：T触发器 T触发器VHDL实现及报告 FPGA-T flip-flop VHDL implementation and reporting.
<刘银龙> 在 2025-04-23 上传 | 大小：36kb | 下载：0

[VHDL编程] verilogiic1121

说明：IIC的好程序，VHDL程序设计。有收藏价值。-iic
<aat> 在 2025-04-23 上传 | 大小：464kb | 下载：0