资源列表
[VHDL编程] parall_ad_da
说明:在和众达SEED—XDTK平台上,基于XC4VSX25的 平行模数,数模转换程序-In and Jones SEED-XDTK platform, based on the parallel XC4VSX25 modulus, digital-analog conversion process<hechao> 在 2025-02-02 上传 | 大小:801kb | 下载:0
[VHDL编程] GenDEC.RTL
说明:Tristate Bus -Tristate Bus Tristate Bus<tsingyuanlee> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] 16_bits_CPU_verilog_code
说明:利用Verilog设计的16位CPU的设计案例-the example of 16 bits CPU using verilog<王惠娟> 在 2025-02-02 上传 | 大小:860kb | 下载:0