[VHDL编程] digital_clock

说明：verilog hdl digital clk
<hahaicome> 在 2025-04-28 上传 | 大小：675kb | 下载：0

[VHDL编程] verilog

说明：Verilog 语言的开发经验，希望对FPGA开发的初学者有所帮助-Verilog Experience, hope it be helpful for every FPGA beginner
<白宇> 在 2025-04-28 上传 | 大小：12kb | 下载：0

[VHDL编程] I2C-CPLD

说明：I2C总线通讯的CPLD实现，包括详细的设计方法及源程序。-I2C总线通讯的CPLD实现
<nmh> 在 2025-04-28 上传 | 大小：264kb | 下载：0

[VHDL编程] taxi-VHD

说明：出租车计数器的VHDL编程源码，包含整个工程文件-出租车计数器的VHDL编程源码
<nmh> 在 2025-04-28 上传 | 大小：172kb | 下载：0

[VHDL编程] contadorbcd

说明：BCD Counter with FPGA for practice
<augusto> 在 2025-04-28 上传 | 大小：261kb | 下载：0

[VHDL编程] FPGA_LUT

说明：基于FPGA的大规模查找表设计与实现,对大规模查找表设计有一定帮助-Large-scale look-up table-based FPGA design and implementation of large-scale look-up table design will help
<jh> 在 2025-04-28 上传 | 大小：267kb | 下载：0

[VHDL编程] calbr_ver_user

说明：Calibre user manual. All you need to know about using Calibre.
<EE_grad> 在 2025-04-28 上传 | 大小：1.47mb | 下载：0

[VHDL编程] calibre_drc_lvs_data_2006.3.tar

说明：Calibre DRC and LVS labs.
<EE_grad> 在 2025-04-28 上传 | 大小：1.98mb | 下载：0

[VHDL编程] traffic_light

说明： module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT)
<chenglong> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟Verilog HDL的源码，能够整点报时，报整点数，设定任意时刻闹钟，低音高音两种频率。-Multi-function digital clock Verilog HDL source code, set the alarm clock at any time, bass treble two frequencies. It s for FPGA.
<Stone Lei> 在 2025-04-28 上传 | 大小：961kb | 下载：0

[VHDL编程] light

说明：汽车尾灯控制电路，一共有七个状态，数电设计实验的作业，左转，右转，刹车，倒车，左转刹车，右转刹车，正常行驶。-Automobile taillight control circuit, a total of seven states, several electric design of the experiment operations, turn left, turn right, brake, reverse, turn left
<Stone Lei> 在 2025-04-28 上传 | 大小：256kb | 下载：0

[VHDL编程] traffic

说明：交通灯的VHDL实现，使用状态机来实现，适合初学者-VHDL implementation of traffic lights, use state machines to implement, suitable for beginners
<zy> 在 2025-04-28 上传 | 大小：1kb | 下载：0