资源列表
[VHDL编程] DSP_FIR_Lab
说明:DSP的FIR实验,包含三种FIR实现形式,直接型,转置型,累加型,并且附带testbench,经过modesim测试没问题。-This is DSP FIR lab, it includes there forms to implement FIR, direct form, transposed form and time mulitple form, all code has been tested on Modesim.<hongwan> 在 2025-02-03 上传 | 大小:7kb | 下载:0
[VHDL编程] DISPLAYS_FINAL
说明:Program in VHDL. Developed for the spartan 3 kit. It is composed of 4-bit adder, with the result in the display board. It blocks the conversion of binary to BCD and multiplexed displays.<Paulo> 在 2025-02-03 上传 | 大小:396kb | 下载:0
[VHDL编程] tiaozhijietiaoqi
说明:本例子设计了调制解调器的VHDL代码,改模块完全使用文本输入-This example is designed modem VHDL code, and changed completely the use of text input module<小陈> 在 2025-02-03 上传 | 大小:834kb | 下载:0
[VHDL编程] signalgenerator
说明:使用VHDL编写的函数信号发生器,该模块使用文本输入-Written using the VHDL function signal generator, the module uses text input<小陈> 在 2025-02-03 上传 | 大小:359kb | 下载:0
[VHDL编程] xuliejianceqi
说明:vhdl编写的序列检测器,包括模块以及顶层文件-vhdl prepared by the sequence detectors, including the module, as well as the top-level document<小陈> 在 2025-02-03 上传 | 大小:292kb | 下载:0
[VHDL编程] DE2_i2sound
说明:基于FPGA的音频信号A/D转换,适用于DE2开发板。-FPGA-based audio signal A/D conversion, for DE2 development board.<wendy> 在 2025-02-03 上传 | 大小:34kb | 下载:0
[VHDL编程] symbolic_decomposition
说明:本文件包括基于verilog的符号分解源码,即实验报告和实验结果-symbolic_decomposition<wangyang> 在 2025-02-03 上传 | 大小:2.55mb | 下载:0
[VHDL编程] edaok_UART_FPGA
说明:用FPGA实现UART的串口通信,可以设置数据位,校验位,奇偶校验等-With the FPGA to achieve UART serial communication, you can set the data bits, parity bit, parity, etc.<杨奔> 在 2025-02-03 上传 | 大小:3.94mb | 下载:0