[VHDL编程] actelfpgarumenvideo

说明：FPGA入门开发资料，采用的是普遍适用的ALTERA公司的FPGA，视频教程中，讲解详细-FPGA Starter materials used are generally applicable ALTERA' s FPGA, video tutorial, explaining in detail
<xinhua> 在 2025-02-03 上传 | 大小：20.58mb | 下载：0

[VHDL编程] timer

说明：基于VHDL语言，实现时钟功能，显示时间从00：00：00到23：59：59，并将其输出信号转换为数码管信号-Based on the VHDL language, to achieve the clock function, display time from 00:00:00 to 23:59:59, and the output signal is converted to digital control signals
<陈伟> 在 2025-02-03 上传 | 大小：487kb | 下载：0

[VHDL编程] fft

说明：this code evaluate FFT for 32 point
<ali> 在 2025-02-03 上传 | 大小：115kb | 下载：0

[VHDL编程] IQDemod

说明：the I_Q Demoder is usefull for communication process in FPGA
<ali> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier

说明：this a multiplier in VHDL-this is a multiplier in VHDL
<ali> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] CyclonePLL

说明：Cyclone™ FPGA具有锁相环（PLL）和全局时钟网络，提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件，就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟，使内部工作的时
<裴雷> 在 2025-02-03 上传 | 大小：541kb | 下载：0

[VHDL编程] 61EDA_D888

说明：基于Verilog HDL出租车计费系统的研制-Based on Verilog HDL Taxi Accounting System
<panda chen> 在 2025-02-03 上传 | 大小：416kb | 下载：0

[VHDL编程] DES-HDL

说明：用HDL实现的DES加密算法，通过前仿真，希望对大家有帮助-HDL implementation of the DES with the encryption algorithm, by pre-simulation, we want to help
<su> 在 2025-02-03 上传 | 大小：27kb | 下载：0

[VHDL编程] Cymometer

说明：Verilog 编写的频率计，使用8位LED作为显示，Quartus II 6.0的工程文件。保证好用，EPM240T的芯片。使用了66 的资源。-Written in Verilog frequency counter, using 8-bit LED as the display, Quartus II 6.0 of the project file. To ensure easy to use, EPM240T chips. 66
<石头> 在 2025-02-03 上传 | 大小：572kb | 下载：0

[VHDL编程] VHDL

说明：用VHDL语言设计七段显示译码器用VHDL语言设计七段显示译码器-VHDL language design with seven-segment display decoder
<冷与> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] lock

说明：设计一个8位串行数字密码锁控制电路 -Design an 8-bit serial digital code lock control circuit
<冷与> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：抢答器的vhdl设计 设计任务： （1）设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。 扩展功能： （5）设置一个计分电路，每组开始预制100分，由主持人计分，
<冷与> 在 2025-02-03 上传 | 大小：1kb | 下载：0