[VHDL编程] triangular-_VHDL

说明：VHDL source code exemple to generate triangular waveform-VHDL source code exemple to generate triangular waveform
<mohamed> 在 2025-04-07 上传 | 大小：146kb | 下载：0

[VHDL编程] svpwm

说明：SVPWM verilog source code
<mohamed> 在 2025-04-07 上传 | 大小：13.66mb | 下载：0

[VHDL编程] N-BitComparator

说明：N-Bit Comparator Between X and Y
<tattam> 在 2025-04-07 上传 | 大小：667kb | 下载：0

[VHDL编程] Traffic-Light-Controller

说明：Traffic Lights controller in 5 state
<tattam> 在 2025-04-07 上传 | 大小：1.15mb | 下载：0

[VHDL编程] fifo_sync

说明：A Synchronous FIFO Design
<Debasis> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] AD7606URAT

说明：AD7606 FPGA du chegnxu -AD7606 .V FPGA du chegnxu
<刘莹> 在 2025-04-07 上传 | 大小：1.54mb | 下载：0

[VHDL编程] lan91c111

说明：MAC芯片LAN91C111驱动源码，quartus开发环境，Verilog HDL开发语言。自己编写调试通过。对FPGA控制MAC开发者非常有用。-MAC chip LAN91C111 driver source code, quartus development environment, Verilog HDL development language. Write debugging through their own. Very
<gsw> 在 2025-04-07 上传 | 大小：36kb | 下载：0

[VHDL编程] 15_IP_core

说明：ata, 3des vgs等ip核。 ECE395 GPU: -ata, 3des vgs and other ip core. ECE395 GPU:
<Tommy> 在 2025-04-07 上传 | 大小：2.33mb | 下载：0

[VHDL编程] colorbar

说明：VGA在800*600分辨率屏上显示竖型彩条10份，扫描时钟是通过例化IP核PLL_CLK进行分频得到40MHz-VGA color display type vertical strip 10 parts, scan clock by instantiating the IP core PLL_CLK performed on 800* 600 resolution screen frequency to be 40MHz
<文锋> 在 2025-04-07 上传 | 大小：1.45mb | 下载：0

[VHDL编程] UART_echo

说明：It s a UART module with baud rate of 125000.
<Zeze Luiz> 在 2025-04-07 上传 | 大小：9kb | 下载：0

[VHDL编程] shuzizhongchengxu

说明：多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号
<郭丹> 在 2025-04-07 上传 | 大小：6kb | 下载：0

[VHDL编程] pingppangqiuyouxiji

说明：1、设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机。 2、用8个(或更多个)LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，点亮的LED依此从左到右，或从右到左，其移动的速度应能调节。 3、当“球”(点亮的那只LED)运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关，即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。 4、一方得分时，
<郭丹> 在 2025-04-07 上传 | 大小：6kb | 下载：0