资源列表
[VHDL编程] ultimate_crc.tar
说明:Ultimate CRC Check RTL Verilog Code<richman> 在 2024-11-19 上传 | 大小:226kb | 下载:0
[VHDL编程] pcpu_handle_mem
说明:Verilog实现五级流水线CPU,hazard以及时序功能已经实现。-Realize five-stage pipeline CPU<llly> 在 2024-11-19 上传 | 大小:10.86mb | 下载:0
[VHDL编程] PL_LED_TEST
说明:zedboard板的流水灯程序,采用verilog语言编写-Zedboard board water lights procedures, the use of verilog language<赵薇> 在 2024-11-19 上传 | 大小:588kb | 下载:0
[VHDL编程] 05_NIOS_SRAM
说明:利用FPGA的NIOS 2控制SRAM。FPGA的型号为Altera 的Cyclone 4。-Of FPGA NIOS 2 control SRAM. Altera' s FPGA model for the Cyclone 4.<accountm> 在 2024-11-19 上传 | 大小:15kb | 下载:0
[VHDL编程] 14_ethernet_test
说明:这是利用FPGA实现对以太网传输的控制。FPGA为Spartan 6 LX16,以太网芯片为RTL8211。千兆传输速率。语言为Verilog,但没找到这一选项,故选择了最接近的VHDL-This is achieved using the FPGA Ethernet transmission control. FPGA for the Spartan 6 LX16, Ethernet chip RTL8211. Gigabit tra<accountm> 在 2024-11-19 上传 | 大小:7.04mb | 下载:0
[VHDL编程] Microblaze_Spartan6
说明:这是利用Spartan6搭建的MicroBlaze,完成为了众多功能,上层是利用c语言开发,利用底层硬件层提供的API接口。-This is the use Spartan6 built MicroBlaze, in order to complete the many functions of the upper layer is to use c language development, the use of the API in<accountm> 在 2024-11-19 上传 | 大小:38.66mb | 下载:0
[VHDL编程] viterbi_soft
说明:维特比译码器,调用IP核,软判决输入,开发平台Xilinx Spartan-6系列FPGA-viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA<王沛霖> 在 2024-11-19 上传 | 大小:3kb | 下载:0
[VHDL编程] frequency-division
说明:分频,对原时钟进行2分频,三分频,四分频,和八分频-frequency division<王菲菲> 在 2024-11-19 上传 | 大小:11kb | 下载:0
[VHDL编程] vivado-boards-master
说明:xilinx 的vivado开发板的板级支持包。直接拷贝到vivado安装目录下就可以。-xilinx vivado examples<刘新> 在 2024-11-19 上传 | 大小:181kb | 下载:0
[VHDL编程] CISCmodel-machane
说明:cisc 模型机设计全部文件cisc Model Design All files-cisc Model Design All files<邱天> 在 2024-11-19 上传 | 大小:890kb | 下载:0