[VHDL编程] mul_addtree

说明：8位加法树乘法器Addition tree multiplier-Addition tree multiplier of 8bits
<luyong> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] class10_HEX8

说明：主要是用Verilog代码编程对8位数码管的显示的控制-Mainly use Verilog code programming control of eight digital tube display
<李改有> 在 2025-04-07 上传 | 大小：7.48mb | 下载：0

[VHDL编程] class19_IR_code

说明：主要是运用Verilog代码对红外进行解码-Mainly use Verilog code to decode the infrared
<李改有> 在 2025-04-07 上传 | 大小：514kb | 下载：0

[VHDL编程] class11_uart_rx

说明：主要使用Verilog代码编程的串口接收程序-Mainly use Verilog code programming serial port to receive
<李改有> 在 2025-04-07 上传 | 大小：3.6mb | 下载：0

[VHDL编程] class11_uart_tx

说明：主要是使用Verilog代码编程的串口发送程序-Mainly use Verilog code programming serial port to send the program
<李改有> 在 2025-04-07 上传 | 大小：3.52mb | 下载：0

[VHDL编程] class_fifo

说明：FPGA内部fifo的调用,使用Verilog对其进行编程-The FPGA internal fifo calls, use Verilog programming on it
<李改有> 在 2025-04-07 上传 | 大小：10.65mb | 下载：0

[VHDL编程] des

说明：具有所有的DES等加密解密运算操作实现，加密，解密等运算-verilog DES encrypt
<翟江涛> 在 2025-04-07 上传 | 大小：3kb | 下载：0

[VHDL编程] seg_example

说明：DE2-115 seg example source code
<jdj> 在 2025-04-07 上传 | 大小：1kb | 下载：1

[VHDL编程] edge_detector_logic

说明：verilog code for edge detection logic
<Sai Sarvani Nainala> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] intra4x4

说明：Intra4x4 in VHDL for H.264 encoder. this module work with 3 intra prediction mode
<Roohi> 在 2025-04-07 上传 | 大小：1.79mb | 下载：0

[VHDL编程] UART

说明：UART (serial) protocol in VHDL with receive & send
<Roohi> 在 2025-04-07 上传 | 大小：2kb | 下载：0

[VHDL编程] skeleton

说明：two component VHDL code in skeleton
<Roohi> 在 2025-04-07 上传 | 大小：38kb | 下载：0