资源列表
[VHDL编程] myinterpolation
说明:复杂的插值函数,用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog<zhangxinggang> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] counter
说明:Counter module that implements the counter module in VHDL.<Shahid Rizwan> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] IS64LV6416L
说明:Asynchronous SRAM IS64LV6416L modelsim仿真模型-Asynchronous SRAM IS64LV6416L Verilog model<veriyc> 在 2025-02-04 上传 | 大小:24kb | 下载:0
[VHDL编程] IS63LV1024L
说明:ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L<wyc> 在 2025-02-04 上传 | 大小:24kb | 下载:0
[VHDL编程] IS61LV10248
说明:IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim<wyc> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] mt48lc4m32a2
说明:SDRAM mt48lc4m32 的modelsim门级仿真模型- modelsim gate-level simulation model for SDRAM mt48lc4m32<wyc> 在 2025-02-04 上传 | 大小:6kb | 下载:0
[VHDL编程] quadrature_phase_detect
说明:verilog程序,正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.<yupeng> 在 2025-02-04 上传 | 大小:1kb | 下载:1
[VHDL编程] aes_core_latest-1.tar
说明:Simple AES (Rijndael) balance implementation and trade off size and performance-Simple AES (Rijndael) balance implementation and trade off size and performance<FPGACore> 在 2025-02-04 上传 | 大小:134kb | 下载:0