资源列表

« 1 2 ... .09 .10 .11 .12 .13 3214.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程myinterpolation

说明:复杂的插值函数,用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
<zhangxinggang> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程SEED-FEM025

说明:合纵达FPGA开发板,原理图V-4系列,包括powerpc-fpga
<杨光> 在 2025-02-04 上传 | 大小:2.06mb | 下载:0

[VHDL编程sopc_led

说明:一个基本SOPC系统工程,用于学习SOPC系统的建立,应用程序的调试等-SOPC a basic systems engineering, the establishment of systems for learning SOPC, application debugging, etc.
<byj> 在 2025-02-04 上传 | 大小:5.25mb | 下载:0

[VHDL编程counter

说明:Counter module that implements the counter module in VHDL.
<Shahid Rizwan> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程IS64LV6416L

说明:Asynchronous SRAM IS64LV6416L modelsim仿真模型-Asynchronous SRAM IS64LV6416L Verilog model
<veriyc> 在 2025-02-04 上传 | 大小:24kb | 下载:0

[VHDL编程IS63LV1024L

说明:ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L
<wyc> 在 2025-02-04 上传 | 大小:24kb | 下载:0

[VHDL编程IS61LV10248

说明:IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim
<wyc> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程mt48lc4m32a2

说明:SDRAM mt48lc4m32 的modelsim门级仿真模型- modelsim gate-level simulation model for SDRAM mt48lc4m32
<wyc> 在 2025-02-04 上传 | 大小:6kb | 下载:0

[VHDL编程bubble_sort

说明:sort8k example using RECONOS
<FPGACore> 在 2025-02-04 上传 | 大小:3kb | 下载:0

[VHDL编程quadrature_phase_detect

说明:verilog程序,正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.
<yupeng> 在 2025-02-04 上传 | 大小:1kb | 下载:1

[VHDL编程aes_core_latest-1.tar

说明:Simple AES (Rijndael) balance implementation and trade off size and performance-Simple AES (Rijndael) balance implementation and trade off size and performance
<FPGACore> 在 2025-02-04 上传 | 大小:134kb | 下载:0

[VHDL编程afficheur

说明:Driver d afficheur de 4 chiffres de sept segments
<wan> 在 2025-02-04 上传 | 大小:1kb | 下载:0
« 1 2 ... .09 .10 .11 .12 .13 3214.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org