[VHDL编程] inter_deleaver

说明：This the code for the interleaver and the deinterleaver in the verilog code.-This is the code for the interleaver and the deinterleaver in the verilog code.
<rion> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] mapperSharp1(16QAM)

说明：This the code for the mapper in the verilog code.-This is the code for the mapper in the verilog code.
<rion> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mt9d112_ddr2

说明：镁光MT9基于FPGA图像采集模块，该模块可同时采集两路视频信号。其包括完整的时序和接口、ddr2内存数据写入和存储、qsys系统的搭建、FPGA与NIOS II联合设计-Micron MT9 based on FPGA image acquisition module, the module can simultaneously capture two video signals. Including the complete tim
<豪> 在 2024-11-19 上传 | 大小：37.39mb | 下载：0

[VHDL编程] HDMI_4AV

说明：该源码为基于FPGA的HDMI显示的一拖四的AV视频采集。该模块可方便移植在需要使用HDMI高清显示的场合，并且可将VGA显示一分为四，方便各个窗口显示不同的图像信息-The source for the FPGA-based HDMI display of a four of the AV video capture. The module can be easily transplanted in the need to use t
<豪> 在 2024-11-19 上传 | 大小：1.94mb | 下载：0

[VHDL编程] HDMI_FPGA

说明：该源码可基于FPGA设置多分辨率的HDMI显示，且其包含了完整的时序和端口、地址映射，可以很方便的将其移植-The source code can be set based on FPGA multi-resolution HDMI display, and it includes a complete timing and port, address mapping, it can be easily transplanted
<豪> 在 2024-11-19 上传 | 大小：5.71mb | 下载：0

[VHDL编程] RD1213_Video_Pipeline

说明：This document describes the structure and implementation of a video pipeline demo design running in the Lattice ECP3-150EA-8FN1156C device based on the Sparrowhawk FX Board. This demo takes two of the four video stre
<吴> 在 2024-11-19 上传 | 大小：6.44mb | 下载：0

[VHDL编程] PLD_two

说明：PLD实验B组第二次实验，LCD1602显示学号，verilog语言-PLD experimental group B second experiment, LCD1602 display student number, verilog language
<xerxes> 在 2024-11-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] pldexp3_time

说明：PLD实验B组实验3，LCD1602动态显示时间，verilog语言-PLD experiment B group experiment 3, LCD1602 dynamic display time, verilog language
<xerxes> 在 2024-11-19 上传 | 大小：400kb | 下载：0

[VHDL编程] FPGA_Vision

说明：该源码为基于FPGA的工业现场实时监控界面的设计，本模块可实际运用于FPGA工业应用场合，也可以作为FPGA设计的参考-The source code for the FPGA-based industrial real-time monitoring interface design, the module can be used in the actual application of FPGA industry applicati
<豪> 在 2024-11-19 上传 | 大小：3.53mb | 下载：0

[VHDL编程] FPGA_txt

说明：该源码为基于FPGA所开发的TXT文本阅读器，本模块可运用于阅读器开发的实际运用中，并且可用作FPGA开发各类阅读器的模板框架-The source code for the development of FPGA-based TXT text reader, the module can be used in the practical development of the reader, and can be used as FPG
<豪> 在 2024-11-19 上传 | 大小：13.12mb | 下载：0

[VHDL编程] 145103015

说明：Verilog source code for using keypad module with zybo fpga board to take input and show output to onboard leds and led module connected to GPIO
<abdelrahman> 在 2024-11-19 上传 | 大小：1019kb | 下载：0

[VHDL编程] fifofinal

说明：FIFO verilog学习时的基础编程练习。以8位输入，8位输出为例，输入输出采取不同时钟。 附加testbench。-first in first out
<刘思晗> 在 2024-11-19 上传 | 大小：2kb | 下载：0