[VHDL编程] ex1.v

说明：用Verilog HDL 实现的4位二进制全加器。-4-bit full adder implemented with Verilog HDL
<gb18030> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL(LOCK)

说明：数字密码锁的设计与实现 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二．实验内容 设计一个数字密码锁，对其编译，仿真，下载。 数字密码锁具体要求如下： 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时，开锁成功，显示绿灯，否则开锁失败，显示红灯。 3.具有修改密码功能。修改密码时，先开锁，开锁成功才可以修改。 4.系统同
<爱好> 在 2025-02-05 上传 | 大小：18kb | 下载：0

[VHDL编程] VHDL(sin)

说明：基于ROM的正弦波发生器的设计 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二．实验内容 设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。
<爱好> 在 2025-02-05 上传 | 大小：17kb | 下载：0

[VHDL编程] VHDLtest

说明：
<爱好> 在 2025-02-05 上传 | 大小：86kb | 下载：0

[VHDL编程] VHDLdigital

说明：7段数码管译码器设计与实现 一．实验目的 1.　掌握7段数码管译码器的设计与实现 2.　掌握模块化的设计方法 二．实验内容 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~1
<爱好> 在 2025-02-05 上传 | 大小：87kb | 下载：0

[VHDL编程] de2-sd-mp3player

说明：de2板上，先存入sd卡，实现的MP3播放器功能-de2，sd2，MP3player
<李杨锋> 在 2025-02-05 上传 | 大小：3.03mb | 下载：0

[VHDL编程] FIFO

说明：vhdl code for FIFO memory with controler
<Mihai> 在 2025-02-05 上传 | 大小：713kb | 下载：0

[VHDL编程] vhdl

说明：用vhdl语言实现了rsa算法功能，位宽可调-RSA
<huyanzi> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] ztj

说明： VHDL 状态机 FPGA编程设计源代码程序你面通通都有-VHDL State Machine Programming FPGA source code program you have them all face
<aya00> 在 2025-02-05 上传 | 大小：214kb | 下载：0

[VHDL编程] ad

说明：AD0820的驱动非常使用的 竞赛时自己写的-AD0820 driver is used when the race to write their own
<觉得> 在 2025-02-05 上传 | 大小：145kb | 下载：0

[VHDL编程] sdram_control

说明：基于FPGA对sdram控制器的设计（VERILOG语言）-sdram fpag verilog
<李桥> 在 2025-02-05 上传 | 大小：2.65mb | 下载：0

[VHDL编程] gen_displayer

说明：基于线性反馈移位寄存器电路，并结合FPGA 的特有结构，一种简捷而又高效的伪随机序列产生方法-The Implementation and Research on Pseudo-Random Number Generators with FPGA
<王晓飞> 在 2025-02-05 上传 | 大小：2kb | 下载：0