资源列表
[VHDL编程] shuzizhong
说明:VHDL语言编写的数字钟的模拟程序,可以实现定时,时分秒的显示等-Digital clock written in VHDL simulation process can be achieved regularly, minutes and seconds of display time<xiaoxiao> 在 2025-02-05 上传 | 大小:1.57mb | 下载:0
[VHDL编程] processor
说明:processor design istruction load pipeline ,hazard<oiwehfoiwaefhp> 在 2025-02-05 上传 | 大小:41kb | 下载:0
[VHDL编程] I2C_ise9migration
说明:IIC 的Verilog实现,工程是在Xilinx的ISE9.1上实现的-IIC of the Verilog implementation project was implemented on Xilinx' s ISE9.1<赵文武> 在 2025-02-05 上传 | 大小:230kb | 下载:0
[VHDL编程] QuadE-ResponderBasedOnVHDL
说明:基于VHDL语言开发的四路电子抢答器,开发环境为MAX-Plus2-VHDL language development based on four electronic answering device<hmy> 在 2025-02-05 上传 | 大小:90kb | 下载:0
[VHDL编程] DE2_70_TOP
说明:在quartus上实现电子锁的设计,采用cyclone的板子,方便设置初始密码,更新密码-Quartus to achieve in the design of electronic locks, using cyclone of the board, easy to set the initial password, update password<崔海> 在 2025-02-05 上传 | 大小:710kb | 下载:0
[VHDL编程] DigitalclockinVHDL
说明:it is the program for VHDL digital clock<Saikiran> 在 2025-02-05 上传 | 大小:11kb | 下载:0
[VHDL编程] HMM
说明:有关HMM的MATLAB代码 都在压缩文件了-CODE FOR HMM DOWNLOAD WHEN YOU NEED<wjlsomeone> 在 2025-02-05 上传 | 大小:40kb | 下载:0
[VHDL编程] clk_divide5
说明:五分频电路verilog源码,包含测试文件-Five-frequency circuit verilog source code, including test file<楚寒> 在 2025-02-05 上传 | 大小:1kb | 下载:0