[VHDL编程] counter60

说明：基于FPGA的模60计数器，实现0-59计数，四个数码管后两个显示十位和个位，拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
<zcwl> 在 2025-02-23 上传 | 大小：170kb | 下载：0

[VHDL编程] memoria

说明：this file contain a simple example of a memory eeprom using vhdl
<paco> 在 2025-02-23 上传 | 大小：2.72mb | 下载：0

[VHDL编程] shuzijishiqi

说明：基于VHDL的数字计时器，手动可控正计时和倒计时(含复位键和使能键)-VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key)
<王润东> 在 2025-02-23 上传 | 大小：1.04mb | 下载：0

[VHDL编程] mealy_0011_detector

说明：Key detector a given bit stream-Key detector a given bit stream
<Toi> 在 2025-02-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AWGN_VerilogDesign-master

说明：加性高斯白噪声生成的VERILOG实现，包含所有的testbench文件。可直接使用-Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly
<冰城杨松大马首> 在 2025-02-23 上传 | 大小：866kb | 下载：0

[VHDL编程] c3_fm_tx

说明：使用CycloneIII FPGA实现纯数字FM发射机，播放WAVE格式的文件，通过FPGA数字调频，从IO发射出去-Use CycloneIII FPGA to achieve a digital FM transmitter, play WAVE format file, Digital FM modulation, transmitted by FPGA IO
<Eddie> 在 2025-02-23 上传 | 大小：1.9mb | 下载：0

[VHDL编程] c3_am_tx

说明：使用CycloneIII FPGA实现纯数字AM发射机，播放WAVE格式的文件，通过FPGA数字调幅，从IO发射出去 -Use CycloneIII FPGA to achieve a digital AM transmitter, play WAVE format file, Digital AM modulation, transmitted by FPGA IO
<Eddie> 在 2025-02-23 上传 | 大小：1.95mb | 下载：0

[VHDL编程] ad7688_nios

说明：AD7688 ADC的SOPC系统，包含AD7688 Avalon总线接口IP，SOPC系统，NIOS软件-AD7688 ADC in SOPC system, include AD7688 avalon interface IP, sample SOPC system, NIOS software
<Eddie> 在 2025-02-23 上传 | 大小：2.05mb | 下载：0

[VHDL编程] ad7298_nios

说明：AD7298 ADC的SOPC系统，包含AD7298 Avalon总线接口IP，SOPC系统，NIOS软件-AD7298 in SOPC system, include AD7298 avalon interface IP, sample SOPC system, NIOS software
<Eddie> 在 2025-02-23 上传 | 大小：1.04mb | 下载：0

[VHDL编程] axi_jesd204b

说明：ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口-ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
<Eddie> 在 2025-02-23 上传 | 大小：76kb | 下载：1

[VHDL编程] digital-clock

说明：vhdl文件，实现数字钟，以及其顶层设计图-This package contains the VHDL file, can realize the digital clock, contains the top-level design
<Jack> 在 2025-02-23 上传 | 大小：373kb | 下载：0

[VHDL编程] frequency-meter

说明：包含的vhdl文件能够测量频率，并包含需要仿真的图形- files of compressed package can measure the frequency of VHD
<Jack> 在 2025-02-23 上传 | 大小：100kb | 下载：0