[VHDL编程] VERILOGMIAOBIAO

说明：秒表计时器的verilog实现，是一个教授发表的学术论文。有点参考意义。-Stopwatch timer Verilog realize, is a professor of published academic papers. Somewhat useful.
<王义> 在 2024-11-18 上传 | 大小：256kb | 下载：0

[VHDL编程] msmg

说明：米字型数码管的编码方法。自动循环显示至少四个以上单词。-M font encoding method of digital control. Automatic cycle show at least four or more words.
<冉禛> 在 2024-11-18 上传 | 大小：340kb | 下载：0

[VHDL编程] bitslip_ctrl

说明：该代码用于实现串行数据的位移，至少实现一位以上的位移-The code used to achieve the displacement of serial data, at least realize the displacement of more than one
<yang> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] combine_module

说明：本代码根据包头、包尾指示，将两路数据合路调度成一路输出-The code according to Baotou, including the end of the instructions will be two-way data path scheduling together all the way into the output
<yang> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] create_200m

说明：本代码用于产生FPGA内部的一个200Mhz的时钟，使得内部信号在此时钟下同步工作-The code used to generate a 200Mhz internal FPGA clock, the internal clock signal in this work under the synchronous
<yang> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] timespace_insert

说明：本代码用于在两个数据报文之间插入一个周期的时钟间隔，使得后续的处理不会将报文头部丢弃-The code used in the two data packets inserted between the clock cycle interval, making follow-up treatment will not be discarded packet head
<yang> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] infrared_receive

说明：接收解码用VHDL语言编写程序，在EDA实验板上实现解码，要求具有以下功能： （a）将一体化红外接收解调器的输出信号解码（12个单击键、6个连续键，单击键编号为7－18，连续键编码为1－6），在EDA实验板上用七段数码管显示出来； （b）当按下遥控器1—6号连续键时，在EDA实验板上用发光二极管点亮作为连续键按下的指示，要求遥控器上连续键接下时指示灯点亮，直到松开按键时才熄灭，用于区别单击键。 （c）EDA实验板上设置四个按
<钟允> 在 2024-11-18 上传 | 大小：142kb | 下载：0

[VHDL编程] Verilog_ASystem(ADS2006A)

说明：Using Verilog-A in Advanced Design System，英文版的关于Verilog_A的相关介绍。-Using Verilog-A in Advanced Design System, the English version of introduction on the relevance of Verilog_A.
<> 在 2024-11-18 上传 | 大小：185kb | 下载：0

[VHDL编程] DE2_TV

说明：DE2开发板电视接收机源码verilog-DE2 development board TV receivers Verilog source
<郭林> 在 2024-11-18 上传 | 大小：120kb | 下载：0

[VHDL编程] frq

说明： 这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。-This is my curriculum design of digital frequency meter to do the design, do not know will not be too simple, or repeat them.
<张云隆> 在 2024-11-18 上传 | 大小：295kb | 下载：0

[VHDL编程] maxmin

说明：一个自己编写的这次2008北京市电子竞赛VHDL源程序-I have written one of the 2008 competition in Beijing e-VHDL source
<fspigfspig> 在 2024-11-18 上传 | 大小：1.19mb | 下载：0

[VHDL编程] DE2_NET

说明：Altera的DE2开发板上关于DM9000A的Demo，做好的IP核，在Nios II下运行-Altera s DE2 development board Demo about DM9000A, include IP core, and running under Nios II
<杨佳俊> 在 2024-11-18 上传 | 大小：10.36mb | 下载：0