[VHDL编程] pwm

说明：PWM脉冲产生代码，程序采用VHDL硬件描述语言！很有参考价值-PWM pulse generation code, the program using VHDL hardware descr iption language! Useful reference
<周涛> 在 2025-02-13 上传 | 大小：75kb | 下载：0

[VHDL编程] i2c_slave

说明：自己写的iic slave的控制器，经过验证-Wrote it myself iic slave controller, verified
<高伟> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] veriloghdl-LCD1602

说明：实现了LCE1602的显示功能,是一个相当好的显示驱动程序-Achieved LCE1602 the display is a very good display driver
<李生> 在 2025-02-13 上传 | 大小：1.45mb | 下载：0

[VHDL编程] 5_MUX2

说明：用VHDL实现2选1的功能，简单实用，仿真都能通过-2 S 1 with VHDL functions to achieve
<liu weiwei> 在 2025-02-13 上传 | 大小：3kb | 下载：0

[VHDL编程] img

说明：通过电阻分压实现VGA彩色显示的VHDL程序，可以在屏幕上实现彩色圆球的滚动效果。-VHDL program can realize moving color ball on the screen which using resistor net
<贺飞> 在 2025-02-13 上传 | 大小：248kb | 下载：0

[VHDL编程] sdram_ctrl

说明：sdram 控制器 含testbench-sdram controller with testbench
<kewell> 在 2025-02-13 上传 | 大小：29kb | 下载：0

[VHDL编程] GOLD_VHDL

说明：论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计，给 出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器 与可选反馈支路构成。-Discussion paper is based on VHDL programming to achieve a balance in the system logic circuit design GOLD code given cycle and
<wendy> 在 2025-02-13 上传 | 大小：106kb | 下载：0

[VHDL编程] ctoverilog

说明：Verilog-to-C-Compiler: Simulator Generator
<Abhishek> 在 2025-02-13 上传 | 大小：300kb | 下载：0

[VHDL编程] VGAfive

说明：实现VGA显示，并在其中可进行5子棋游戏，基于NIOSII的-Achieve VGA display, and in which the child can be 5, chess games, based on the NIOSII
<zhangmeng> 在 2025-02-13 上传 | 大小：11.31mb | 下载：0

[VHDL编程] scrube

说明：基于NIOSii的绘图板，在友晶提供的液晶屏上显示如同WINDOWS的界面，并同其绘图操作-Based NIOSii drawing board, the Friends of the crystal to provide the LCD screen on the display as the WINDOWS interface, with its drawing operations
<zhangmeng> 在 2025-02-13 上传 | 大小：1.98mb | 下载：0

[VHDL编程] ex9

说明：一个I2C通信协议的verilog代码，开发环境是Quartus 2,产生结果在数码管上显示-I2C communication protocol of a verilog code, development environment is Quartus 2, produce the results shown in the digital control
<周琼> 在 2025-02-13 上传 | 大小：256kb | 下载：0

[VHDL编程] FPGAdesignandFIRimplementation

说明：文档中含有DDS的VHDL实现，FIR滤波器串并FPGA实现，synplify,ISE,ModelSim后仿真流程和FPGA设计的资料-document contains DDS implementation with VHDL , FIR filter serial to parallel and FPGA implementation, and synplify, ISE, ModelSim simulation and FPGA
<francis davis> 在 2025-02-13 上传 | 大小：1.32mb | 下载：0