资源列表

« 1 2 ... .99 .00 .01 .02 .03 2804.05 .06 .07 .08 .09 ... 4311 »

[VHDL编程ISE_lab2(1)

说明:xilinx培训资料,配合相应的PDF文件使用-xilinx training materials, with the corresponding PDF file using the
<周明> 在 2025-02-24 上传 | 大小:364kb | 下载:0

[VHDL编程ISE_lab2(2)

说明:xilinx培训资料,配合相应的PDF文件使用 共20个,先上传一部分,其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-02-24 上传 | 大小:359kb | 下载:0

[VHDL编程ISE_lab4

说明:xilinx培训资料,配合相应的PDF文件使用 共20个,先上传一部分,其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-02-24 上传 | 大小:273kb | 下载:0

[VHDL编程Lab1

说明:xilinx培训资料,配合相应的PDF文件使用 共20个,先上传一部分,其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-02-24 上传 | 大小:731kb | 下载:0

[VHDL编程Lab3

说明:xilinx培训资料,配合相应的PDF文件使用 共20个,先上传一部分,其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-02-24 上传 | 大小:85kb | 下载:0

[VHDL编程alu8bit4fun

说明:its a 8 bit arithmetic nd logical code in verilog it is used for 4 different functions.
<swapna> 在 2025-02-24 上传 | 大小:19kb | 下载:0

[VHDL编程mod6asynchro

说明:this is a code for mod-6 asynchronous counter in verilog.
<swapna> 在 2025-02-24 上传 | 大小:24kb | 下载:0

[VHDL编程asynchro2bitupdownneg

说明:this a verilog code for asynchronous 2 bit up down counter with negative edge triggered.-this is a verilog code for asynchronous 2 bit up down counter with negative edge triggered.
<swapna> 在 2025-02-24 上传 | 大小:27kb | 下载:0

[VHDL编程factorial

说明:verilog code for factorial algorithm
<swapna> 在 2025-02-24 上传 | 大小:20kb | 下载:0

[VHDL编程writeandreadSRAM

说明:最近操作了诸如UT62256,GM76C256,IS61LV5128 等SRAM 芯片,基本上他们 的时序操作大同小异,在这里总结一些它们共性的东西,也提一些简单的快速操 作SRAM 的技巧。-Recent operations such as UT62256, GM76C256, IS61LV5128 other SRAM chips, the timing of their operation is basically si
<李严> 在 2025-02-24 上传 | 大小:472kb | 下载:0

[VHDL编程Chipscope_example

说明:A easy simple for Xilinx Chipscope Pro, the example shows how to insert cores of VIO, ILA from core generator and verilog code.
<DANIEL PAN> 在 2025-02-24 上传 | 大小:361kb | 下载:0

[VHDL编程ADPCMEncoder

说明:ADPCM encoder with ICON, VIO, ILA, working on Xilinx ISE and chipscope.
<DANIEL PAN> 在 2025-02-24 上传 | 大小:1kb | 下载:0
« 1 2 ... .99 .00 .01 .02 .03 2804.05 .06 .07 .08 .09 ... 4311 »

源码中国 www.ymcn.org