[VHDL编程] FPGA-step-by-step

说明：FPGA入门图文教程，主要介绍Altera的入门级程序。-FPGA Starter graphic tutorial,step by step program for altera chip.
<alex> 在 2025-02-24 上传 | 大小：612kb | 下载：0

[VHDL编程] paobiao

说明：数字跑表，包含百分秒、秒、分，能在FPGA上下载并显示-Digital stopwatch, including hundredths of a second, seconds, minutes, can be downloaded and displayed on the FPGA
<三子> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] time

说明：任意画波形工具，方便写报告使用,非常有趣的一个工具-Arbitrary waveform drawing tool, easy to write a report, a very interesting tool
<hb6106> 在 2025-02-24 上传 | 大小：178kb | 下载：0

[VHDL编程] Verilog_HDL

说明：verilog 频率计 有分析过程和代码.-The verilog cymometer analysis and code
<殷晓晨> 在 2025-02-24 上传 | 大小：225kb | 下载：0

[VHDL编程] VHDL-Cookbook.the.best

说明：This a Cookbook on VHDL. This is very simple to understand and comprehend-This is a Cookbook on VHDL. This is very simple to understand and comprehend
<Akhil> 在 2025-02-24 上传 | 大小：465kb | 下载：0

[VHDL编程] music

说明：实现EDA硬件音乐播放，分别编写模块，代码简单易懂，适合初学者-EDA hardware music players, namely the preparation of modules, easy-to-understand code, suitable for beginners
<李济轩> 在 2025-02-24 上传 | 大小：54kb | 下载：0

[VHDL编程] Channel_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-02-24 上传 | 大小：386kb | 下载：0

[VHDL编程] IFFT11111

说明：使用Verilog编写的IFFT，ISE12.2下编译通过，学习IFFT核的同学可以参考-Use of the IFFT in Verilog compiler, ISE12.2 under study IFFT core students can refer to
<洪依> 在 2025-02-24 上传 | 大小：765kb | 下载：0

[VHDL编程] Phase1111_Tracking

说明：使用Verilog编写的相位跟踪器，可以有效解决锁相环中的相位跟踪问题，ISE12.2下编译通过-Written in Verilog phase tracker can effectively resolve the PLL phase tracking, ISE12.2 compiled by
<洪依> 在 2025-02-24 上传 | 大小：327kb | 下载：0

[VHDL编程] Timing1111_Symcronization

说明：使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by
<洪依> 在 2025-02-24 上传 | 大小：252kb | 下载：0

[VHDL编程] Viterbi11111

说明：使用Verilog编写的vertbi译码模块，ISE12.2下编译通过，主用是调用ISE下的Vertibi核设计实现的。-Written using Verilog vertbi decoding module, ISE12.2 compiled by the main use is to call ISE the nuclear Vertibi designed to achieve.
<洪依> 在 2025-02-24 上传 | 大小：248kb | 下载：0

[VHDL编程] FPGA_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-02-24 上传 | 大小：385kb | 下载：0