[VHDL编程] Freq_gen

说明：VHDL语音写的标准分频模块，在vivado开发环境下运行-VHDL voice write standard frequency module, run in vivado development environment
<彭> 在 2025-01-13 上传 | 大小：1.19mb | 下载：0

[VHDL编程] rs232

说明：基于RS232的串口传输程序，开发环境为vivado-RS232-based serial transmission procedures, the development environment for vivado
<彭> 在 2025-01-13 上传 | 大小：483kb | 下载：0

[VHDL编程] Watch

说明：FPGA开发板的简易时钟源码，开发环境为vivado-FPGA development board of the simple clock source, the development environment for vivado
<彭> 在 2025-01-13 上传 | 大小：548kb | 下载：0

[VHDL编程] VGA-(1)

说明：基于FPGA的VGA接口代码，引脚已按装好，板子DE2-115-Based on FPGA of VGA interface code, the pin has been installed, board de2
<赵剑潇> 在 2025-01-13 上传 | 大小：2.98mb | 下载：0

[VHDL编程] key_debounce

说明：按键消抖操作，采用计数延时20ms的方式实现按键消抖，防止出现误按，VHDL和verilog-Button shaking operation, the use of counting delay 20ms way to achieve the key to shake, to prevent the error, VHDL and verilog
<d232> 在 2025-01-13 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGAshumaguan

说明：基于FPGA设计的，可以实现数码管显示的程序-Based on FPGA design, the program of digital tube display can be realized
<刘华> 在 2025-01-13 上传 | 大小：135kb | 下载：0

[VHDL编程] IIR-FPGA

说明：基于FPGA实现IIR滤波器的程序，用VERILOG编程语言实现-The program based on the FPGA implementation of the IIR filter is implemented in the VERILOG programming language
<刘华> 在 2025-01-13 上传 | 大小：15.96mb | 下载：0

[VHDL编程] SPC3-RW

说明：用FPGA完成对SPC3芯片的读写程序，并附有仿真测试程序。-Using FPGA to complete SPC3 chip to read and write procedures, with the simulation test program.Using FPGA to complete SPC3 chip to read and write procedures, with the simulation test progr
<刘华> 在 2025-01-13 上传 | 大小：3.74mb | 下载：0

[VHDL编程] bomb-game-in-verilog

说明：基于verilog实现的炸弹人小游戏，通过FPGA按钮控制，有VGA模块。-bomb game based on verilog, control through the FPGA button control, also with VGA modules.
<栾玮珉> 在 2025-01-13 上传 | 大小：11kb | 下载：0

[VHDL编程] hit_the_block

说明：数字逻辑课程大作业，使用verilog语言编写的打砖块游戏。通过FPGA按钮控制弹板移动，反弹小球，控制小球方向，击打砖块。有VGA模块。-Digital Logic Courses big operations, the use of Verilog language brick game. The FPGA button controls the movement of the board, bounces the ball, co
<栾玮珉> 在 2025-01-13 上传 | 大小：1.68mb | 下载：0

[VHDL编程] BLDC motor control Verilog

说明：BLDC motor speed control using FPGA - Verilog code
<sarathisme> 在 2017-05-25 上传 | 大小：458.51kb | 下载：0

[VHDL编程] CNN

说明：最简单的R3信道编解码，包含有测试程序，非常实用-The simplest R3 channel codec contains a test program that is very useful
<untruegrass> 在 2025-01-13 上传 | 大小：2kb | 下载：0