[VHDL编程] four-bit-mul

说明：用加法器乘法树实现四位乘法器。绝对可以实现，大家不妨下来-Achieved with the four adder tree multiplier multiplication
<张洁> 在 2025-03-04 上传 | 大小：126kb | 下载：0

[VHDL编程] coded-lock

说明：设计的是一个保险柜的数字锁控制电路。首先最主要的问题是安全，也就是开锁的密码被破译的可能性要尽可能小；其次是操作方便，开锁的程序不过于复杂。此外还有一些特殊要求，例如可预置和更改密码，多次输入错误密码应启动报警系统，使用者在拨错号码时可将原拨号码清除重拨，段码显示等。-Design is a digital safe lock control circuit. First, the main problem is security, t
<张洁> 在 2025-03-04 上传 | 大小：119kb | 下载：0

[VHDL编程] max7000vgasync

说明：VHDL animation with simple codes
<Azery> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] zlesson2BrA

说明：english for grammer fluency
<siva ganesh malla> 在 2025-03-04 上传 | 大小：3.06mb | 下载：0

[VHDL编程] 61EDA_D506

说明：一个dwt的 vhdl code，非常实用-dwt of vhdl code
<yangtianqi> 在 2025-03-04 上传 | 大小：1.41mb | 下载：0

[VHDL编程] SystemVerilog

说明：几个systemveriog的例子，包括8-bit up counter和divide-by-2 counter-about systemverilog
<liumeng> 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] 61EDA_C2442

说明：ddr sdram控制器的例子，经过了仿真验证，没有问题-ddr sdram
<liumeng> 在 2025-03-04 上传 | 大小：15kb | 下载：0

[VHDL编程] 61EDA_C2173

说明：VHDL实例-完整微处理器CPU系统模型，程序均经过验证和调试，无问题-VHDL and cpu
<liumeng> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] 61EDA_C1910

说明：ARM9架构简单CORE实现，可以综合，有实现步骤和说明，Verilog代码编写-ARM9 CORE achieve simple structure, can be integrated, with implementation steps and instructions, Verilog coding
<liumeng> 在 2025-03-04 上传 | 大小：926kb | 下载：0

[VHDL编程] TEST5

说明：8位硬件加法器设计 熟悉Quartus II的VHDL文本设计流程全过程，学习简单时序电路的设计、仿真和测试。-eight bit Hardware adder design Familiar with Quartus II VHDL text design flow process, learn the simple sequential circuits design, simulation and testing
<无忌> 在 2025-03-04 上传 | 大小：27kb | 下载：0

[VHDL编程] Verilog-HDL

说明：一本关于Verilog HDL 的很好书籍，希望对初学者有用-A good book on Verilog HDL, I hope be useful for beginners
<zhang> 在 2025-03-04 上传 | 大小：10.36mb | 下载：0

[VHDL编程] 1

说明：基于FPGA的USB接口设计，实现了USB与FPGA的通信-USB interface to FPGA-based design, implementation of the USB communication with the FPGA
<zhao> 在 2025-03-04 上传 | 大小：1kb | 下载：0