资源列表
[VHDL编程] fir_filter
说明:finite impulse response filter verilog<Ramanathan.SP.> 在 2025-03-04 上传 | 大小:364kb | 下载:0
[VHDL编程] DE3_usermanual
说明:ALTERA DE3用户文档资料,非常详尽,希望大家喜欢-ALTERA DE3 user documentation, very detailed, I hope you like it. . .<richard> 在 2025-03-04 上传 | 大小:5.86mb | 下载:0
[VHDL编程] programs_examples
说明:黑金开发吧,EP2C8Q208的相关原理图,及各个工程,直接打开就可使用-Development of black gold bar, EP2C8Q208 related schematics, and various works can be used to directly open. .<richard> 在 2025-03-04 上传 | 大小:125kb | 下载:0
[VHDL编程] AIC23forAudio
说明:FPGA控制AIC23实现音频信号处理。AIC23是TI公司的高性能立体声处理芯片。-FPGA realization of the control AIC23 audio signal processing. AIC23 is a stereo TI' s high-performance processing chip.<> 在 2025-03-04 上传 | 大小:1.39mb | 下载:0
[VHDL编程] SAA7113forVideo
说明:FPGA控制SAA7113实现视频解码。SAA7113是高集成度视频解码芯片。-FPGA Control SAA7113 video decoder implementation. SAA7113 is a highly integrated video decoder chip.<> 在 2025-03-04 上传 | 大小:3.11mb | 下载:0
[VHDL编程] FPGAlarge-scaledesign
说明:利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。-Using FPGA to achieve large-scale design, may need to run the FPG<张小琛> 在 2025-03-04 上传 | 大小:170kb | 下载:0
[VHDL编程] CostasLoop
说明:costas loop in vhdl -costas loop in vhdl ...<CC83> 在 2025-03-04 上传 | 大小:83kb | 下载:0