资源列表

« 1 2 ... .63 .64 .65 .66 .67 2568.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程Intro_to_Digital_Design-Digilent-Verilog_Online.r

说明:a course of design of vhdl-a course of design of vhdl
<salah> 在 2025-03-04 上传 | 大小:3.88mb | 下载:0

[VHDL编程vhdl

说明:vhdl教程 从基础学起的资料 对新手有很大帮助-vhdl tutorial to learn the information from the foundation of great help for novice
<c> 在 2025-03-04 上传 | 大小:6.23mb | 下载:0

[VHDL编程CIC-fileter-design

说明:CIC滤波器设计的文档,包括了设计过程以及FPGA的设计介绍。-CIC filter design documentation, including the design process and introduces FPGA design.
<梁贡> 在 2025-03-04 上传 | 大小:121kb | 下载:0

[VHDL编程sci_module

说明:verilog编写的串口模块,可以直接使用,已经成功用于产品上了。-UART by verilog.
<刘俊杰> 在 2025-03-04 上传 | 大小:2kb | 下载:0

[VHDL编程111111

说明:高频设计,调幅发射机的设计!以及电路模块-High-frequency design, the AM transmitter design! And the circuit module
<毛杰> 在 2025-03-04 上传 | 大小:73kb | 下载:0

[VHDL编程6.1

说明:FPGA实现多功能闹钟,有电子钟、秒表、定时器、电子琴功能-FPGA realization of multi-function alarm clock, which can function as a clock, a stopwatch, a timer,and a piano.
<f> 在 2025-03-04 上传 | 大小:1.59mb | 下载:0

[VHDL编程DE2_TV_PAL_TO_RGB_DE2

说明:从adv7181b译码itu-656格式的YUV 4:2:2信号,调试过的能在DE2上运行的pal转rgb-decode itu-656 4:2:2 YUV format signal from adv7181b
<alex> 在 2025-03-04 上传 | 大小:1.77mb | 下载:0

[VHDL编程vga_Car

说明:本实验采用XILINX公司的SPARTAN III系列 的XC3S250E开发板实现赛车游戏机,其基本功能包括:用PS2键盘控制VGA显示,包括小车动态下落,底层小车移动,小车碰撞的判断等内容,当下落的小车和底层小车发生碰撞,则游戏结束。-The the company XILINX XC3S250E SPARTAN III development board series of racing games to achieve its
<gaoliangy> 在 2025-03-04 上传 | 大小:934kb | 下载:0

[VHDL编程CPU-design

说明:使用VHDL语言开发的CPU硬布线设计,在实验电路可以使用加法,和减法与或等简单操作-CPU using VHDL language development of hard-wired design, the circuit can be used in the experimental addition, and subtraction or other simple operations with
<Han li> 在 2025-03-04 上传 | 大小:2kb | 下载:0

[VHDL编程vga_lcd_latest.tar

说明:vga code with descr iption in verilog
<adeel akram> 在 2025-03-04 上传 | 大小:1.71mb | 下载:0

[VHDL编程jiafa

说明:vhdl的加法计算,用于初学者熟悉vhdl语言-for the newers to get familier with vhdl
<无敌> 在 2025-03-04 上传 | 大小:207kb | 下载:0

[VHDL编程parite

说明:decode VHDL parite You can decode a parite on x bytes
<chibou> 在 2025-03-04 上传 | 大小:1kb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 2568.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org