[VHDL编程] BKA264

说明：Verilog - Brent-Kung Adder 32-bits
<ody > 在 2024-11-17 上传 | 大小：9kb | 下载：0

[VHDL编程] CSA464

说明：Verilog - Combinational part of Carry-Save adder, 4 operands 64-bits
<ody > 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] HCA464

说明：Verilog - Descr iption of a 4 operand 64-bit Hans-Carlson adder
<ody > 在 2024-11-17 上传 | 大小：11kb | 下载：0

[VHDL编程] I2C

说明：FPGA实现I2C通信功能模块，实现了I2C通信可移植(FPGA realize I2C communication function module)
<skyue23214265 > 在 2024-11-17 上传 | 大小：207kb | 下载：0

[VHDL编程] bubblesort

说明：根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果，含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
<yuanhong95 > 在 2024-11-17 上传 | 大小：3.72mb | 下载：0

[VHDL编程] QSYS

说明：sopc系统，应用Qsys的应用程序，以便于新手学习(To achieve real-time operation of the system, to help newcomers just to understand)
<xuanyuan312 > 在 2024-11-17 上传 | 大小：3.49mb | 下载：1

[VHDL编程] Verilog_HDL教程

说明：verilog HDL入门语法资料，适合FPGA初学者的一本电子书。(Verilog HDL Introductory Grammar data)
<zedder > 在 2024-11-17 上传 | 大小：2.79mb | 下载：0

[VHDL编程] uart_test

说明：基于FPGA 的sparten-6 AX-309片内串口uart通信例子(FPGA sparten-6 AX-309 uart connection example)
<小也先生 > 在 2024-11-17 上传 | 大小：377kb | 下载：0

[VHDL编程] i2c_master

说明：verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)
<Teray > 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_slave

说明：Verilog i2c slave rtl + testbench 仿真ok(Verilog i2c slave rtl + testbench)
<Teray > 在 2024-11-17 上传 | 大小：8kb | 下载：0

[VHDL编程] adder

说明：进位加法，实现两个数的相加功能，可以扩展到多位数相加(Carry addition, to achieve the addition function of two numbers, can be extended to the number of add)
<凌风ts > 在 2024-11-17 上传 | 大小：252kb | 下载：0

[VHDL编程] fpga-hash-table-master

说明：FPGAs based hash table
<DoubleP > 在 2024-11-17 上传 | 大小：35kb | 下载：0