资源列表
[VHDL编程] Nexys4FFTDemo-master
说明:A simple Verilog example of a 4096pt FFT on analog input from a Nexys 4 XADC. The input is sampled at 1MSPS, oversampled to produce 14-bit samples at 62.5kHz, then sent to the FFT processing modules and passed through to<jason912 > 在 2024-11-17 上传 | 大小:177kb | 下载:0
[VHDL编程] 04_uart_test
说明:串行通信程序,Verilog示例程序,通用RS232(Serial communication program)<AIHUI > 在 2024-11-17 上传 | 大小:688kb | 下载:0
[VHDL编程] mc8051_design
说明:使用VHDL语言,实现C8051 IP Core(Use VHDL, Realize C8051 IP Core)<飞雪漫天 > 在 2024-11-17 上传 | 大小:398kb | 下载:0
[VHDL编程] traffic_light
说明:设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块来显示。系统时钟选择时钟模块的1Hz时钟,黄灯闪烁时钟要求为1Hz,红灯15s,黄灯5s,绿灯15s。系统中用CPU板上的复位按键进行复位。(Design a simple traffic light controller, traffic lights show the use of the experimental box traffic lights module to d<qscf > 在 2024-11-17 上传 | 大小:493kb | 下载:0
[VHDL编程] 卷积交织器解交织器设计
说明:交织技术通常分为分组交织和卷积交织。分组交织过程是数据先按行写入,再按列读出;解交织过程是数据先按列写入,再按行读出。其特点是结构简单,但数据延时时间长,而且所需的存储器比较大。(Interleaving techniques are usually divided into packet interleaving and convolution interleaving. Packet interleaving process is<一个+ > 在 2024-11-17 上传 | 大小:736kb | 下载:0
[VHDL编程] costas
说明:matlab科斯塔斯环的仿真,有波形,很实用的程序(matlab costas m programm)<zhangqingxi > 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] HanoiTower
说明:使用Verilog HDL 以及VHDL语言,运用FPGA中的VGA显示原理以及键盘控制原理,开发汉诺塔简易游戏(The use of Verilog HDL and VHDL language, the use of FPGA in the VGA display principle and keyboard control principle, the development of Hanoi simple game)<〝奈我何、 > 在 2024-11-17 上传 | 大小:5.85mb | 下载:1