[VHDL编程] Electronic-clock

说明：设计一个实时时钟，分别显示十分、分、十秒、秒、十分之一秒、百分之一秒。 2、当计时到60分钟后，蜂鸣器响10声。 3、有一个启动和归零信号，以便能随意启动及停止秒表 -Design a real-time clock, respectively, showed very, minutes, ten seconds, seconds, tenths of a second, hundredths of a second. 2,
<caibuxinhanxin> 在 2025-03-14 上传 | 大小：101kb | 下载：0

[VHDL编程] Function-Generator

说明：实现不同波形不同幅度不同频率函数信号发生器的仿真-To achieve different ranges of different waveforms of different frequencies Function Generator Simulation
<刘超> 在 2025-03-14 上传 | 大小：414kb | 下载：0

[VHDL编程] UART

说明：用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M，波特率19200.-VHDL implementation using serial communication with the computer. Has been verified through the development board are correct.
<林后斌> 在 2025-03-14 上传 | 大小：778kb | 下载：0

[VHDL编程] plj.ppt.tar

说明：信号的频率，就是信号在单位时间(1s)内周期性变化的次数。 用单片机和CPLD结合完成-Signal frequency, is the signal in unit time (1s) the number of periodic change. Complete with a combination of SCM and CPLD
<jxm> 在 2025-03-14 上传 | 大小：197kb | 下载：0

[VHDL编程] sxh.ppt.tar

说明：用芯片实现锁相环，初步掌握利用锁相环实现倍频的设计及调试方法。-Chip PLL with
<jxm> 在 2025-03-14 上传 | 大小：502kb | 下载：0

[VHDL编程] ymq.ppt.tar

说明：掌握二-十进制(BCD码)异步计数器的工作原理和设计方法； 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用；-Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter
<jxm> 在 2025-03-14 上传 | 大小：280kb | 下载：0

[VHDL编程] qdq.ppt.tar

说明：实现抢答器，掌握门电路的原理 实现抢答器，掌握门电路的原理-Achieve Responder, realization of the principle of control gate Responder grasp the principle of gate
<jxm> 在 2025-03-14 上传 | 大小：113kb | 下载：0

[VHDL编程] qddl.ppt.tar

说明：掌握门电路和触发器的原理。 学会简单时序逻辑电路的设计和调试方法。-Grasp the principle of gates and flip-flop. Learn simple sequential logic circuit design and debugging methods.
<jxm> 在 2025-03-14 上传 | 大小：98kb | 下载：0

[VHDL编程] hd_source

说明：基于Verilog HDL的视频测试pattern发生器。内置各种常见模式。-Verilog HDL-based video test pattern generator. Built-in a variety of common models.
<> 在 2025-03-14 上传 | 大小：2kb | 下载：0

[VHDL编程] adc_control

说明：控制ADC08D1000，用于2G采样数据-Control ADC08D1000, sampling data used for 2G
<zousimin> 在 2025-03-14 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU

说明： 这是用Quartus II 6.0做的CPU实验，是计算机组成原理专题实验。-This is done using Quartus II 6.0 CPU experiment, experimental feature is the computer organization.
<wangbluer> 在 2025-03-14 上传 | 大小：302kb | 下载：0

[VHDL编程] Zoom-forward-a-relay-relay-network

说明：放大转发中继网络中的一种中继选择方案 放大转发中继网络中的一种中继选择方案-Zoom forward a relay relay network relay option to enlarge the network to forward a relay option
<离散> 在 2025-03-14 上传 | 大小：902kb | 下载：0