[VHDL编程] verilog_PLL

说明：全数字锁相环的verilog源代码，包括鉴相器，K变摸可逆计数器，加减脉冲器和N分频器。已经仿真实现。(All digital phase-locked loop Verilog source code, including phase discriminator, K variable touch reversible counter, add and subtract pulse and N frequency divider. H
<小米1 > 在 2024-11-17 上传 | 大小：11kb | 下载：0

[VHDL编程] Zet-1.3.1

说明：在单片FPGA上实现九十年代初期PC，可安装Windows3.1及其他DOS系统。SOC中包含以80286(cpu),中断控制器,显示控制器(VGA),声音控制器,PS2(鼠标，键盘)等。是了解计算机历史变迁及学习SOC设计的重要资料！(ZET aims to implement an early 90`s PC on FPGA.Which include a 80286(cpu),interrupt controller,displa
<VectorIII > 在 2024-11-17 上传 | 大小：2.37mb | 下载：0

[VHDL编程] sp6

说明：使用赛林思公司fpga开发的8为led流水灯程序。(Using, a company developed by FPGA, is a LED running water lamp program.)
<xshtx > 在 2024-11-17 上传 | 大小：109kb | 下载：0

[VHDL编程] vga_top2

说明：EDA课设中的vga显示,含有源代码和整个工程各种文件(EDA class set in the VGA display, containing the source code and the entire project various documents)
<migamigamiga > 在 2024-11-17 上传 | 大小：9.42mb | 下载：0

[VHDL编程] FIFO_ASY

说明：异步FIFO，利用格雷码作异步FIFO指针减少亚稳态产生，利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
<253765952 > 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] 按键控制led

说明：按键控制led灯亮灭顺序，从左到右跑或者从右往左跑(Press button to control the LED lights on and off)
<baby321 > 在 2024-11-17 上传 | 大小：4.95mb | 下载：0

[VHDL编程] fir

说明：　　电源滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。(Power filter is composed of capacitance and inductance and resistance of filter circuit.Specific frequency of the filter to the pow
<6Andd7 > 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] 序列检测器

说明：本例子为一个序列检测器的程序，序列为：110010010000100101００，检测的序列为10010(This example is a sequence detector procedure, the sequence is: 11001001000010010100, the detection sequence is 10010)
<不唯花开 > 在 2024-11-17 上传 | 大小：18kb | 下载：0

[VHDL编程] code.sources

说明：秒表代码加上相应的key，测试通过可以直接用于vivado(zcscscsasfsdfsfasfasf)
<辕门暮雪 > 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] RS_422

说明：在K7FPGA上利用verilog语言编写的RS422串口，由于没找到Verilog所以选择了VHDL(On the K7FPGA, using Verilog language RS422 serial port, because did not find Verilog, so chose VHDL)
<allen3zsy > 在 2024-11-17 上传 | 大小：5.61mb | 下载：0

[VHDL编程] Verilog HDL（第4版）[王金明][电子教案]

说明：Verilog HDL（第4版）[王金明][电子教案].rar 注意是ppt教案。(Verilog HDL (Fourth Edition) [] [Wang Jinming].rar e-lesson plans note ppt plans.)
<lart > 在 2024-11-17 上传 | 大小：5.18mb | 下载：0

[VHDL编程] src

说明：使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
<WOO8 > 在 2024-11-17 上传 | 大小：29kb | 下载：0