资源列表
[VHDL编程] HC11-timing
说明:hc11 timing source code and simulation in Verilog program<Stefka> 在 2025-03-16 上传 | 大小:173kb | 下载:0
[VHDL编程] basic_gate
说明:用vhdl语言编译基础门电路 包括 与门 或门 非门-Basis using vhdl language compiler and the door or gate, including gate NOT gate<宋子皓> 在 2025-03-16 上传 | 大小:279kb | 下载:0
[VHDL编程] bin2bcd7seg
说明:用vhdl语言编译一个码制转换 四位二进制->BCD码,然后将BCD码->七段显示器码。 (1)当输入为0~9的数时,其十位数为0,个位数=输入。 当输入为10~15的数时,其十位数为1,个位数=输入-10。 (2)然后将十位和个位的BCD码转换为七段显示码 -Vhdl language used to compile a binary code system conversion of four-&g<宋子皓> 在 2025-03-16 上传 | 大小:319kb | 下载:0
[VHDL编程] complement
说明:用vhdl语言编译一个8位二进制求补器实现求补运算-Vhdl language compiler with an 8-bit binary complement complement computing device to achieve<宋子皓> 在 2025-03-16 上传 | 大小:291kb | 下载:0
[VHDL编程] rs232_test
说明:rs232 设计 + 测试文件-rs232 design+ test file<周桂军> 在 2025-03-16 上传 | 大小:22kb | 下载:0