[VHDL编程] NATW06fpga

说明：Resources in Virtex-4 FPGAs
<cary> 在 2025-03-20 上传 | 大小：675kb | 下载：0

[VHDL编程] Farsight100821-01-FPGA

说明：FPGA 高速无线电应用,示来发展方向，与设计。-FPGA 高速无线电应用
<cary> 在 2025-03-20 上传 | 大小：1.39mb | 下载：0

[VHDL编程] The-DSP-Primer

说明：DSP Primer PDF file. Presented as part of Xilinx University Program
<hsolmaz> 在 2025-03-20 上传 | 大小：1.35mb | 下载：0

[VHDL编程] test

说明：Spartan-3e LED测试代码, 用SW0进行开关控制-Spartan-3e LED test code, the switch SW0
<Kan Xiao> 在 2025-03-20 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：For the animal file: we built a system that took in a UAC code and output if the animals need vaccines and if we are in danger of being eaten Seven_segment Clock_Design : built a clock State_machine: RoboRacer gam
<Michael Ng> 在 2025-03-20 上传 | 大小：1.7mb | 下载：0

[VHDL编程] Hormiga_giratoria

说明：Verilog ant controler
<gnskalo> 在 2025-03-20 上传 | 大小：289kb | 下载：0

[VHDL编程] T0

说明：智能卡应用行业规范，接触式CPU卡，底层T=0通讯协议实现。-Application of industry standard smart cards, contactless CPU card, the underlying T = 0 communication protocol.
<李冰> 在 2025-03-20 上传 | 大小：135kb | 下载：0

[VHDL编程] digit-traffic-light

说明：某交通管理部门要求，交通灯要求主干道绿灯至少保持2分钟（其中不包括绿灯闪烁时间），在此前提下，当支路检测到有车或人时，主干道绿灯闪烁3秒，然后黄灯持续亮3秒，红灯再亮，同时支路绿灯亮，红灯灭。当支路连续5秒检测不到车和人时，支路绿灯闪烁3秒，然后黄灯持续亮3秒，红灯再亮，同时主干道绿灯亮，红灯灭，支路绿灯最长持续20秒（不包括绿灯闪烁时间）。若从绿灯闪烁开始禁止支路上行人和车辆通行，则可保证主干道禁止通行的最长时间为26秒。支路可通过仪
<jamesheller> 在 2025-03-20 上传 | 大小：203kb | 下载：0

[VHDL编程] frame_ctrl

说明：控制帧格式，实现组帧的的各个功能，程序比较长-Control fr a me format to achieve the various functions of the fr a me group, the program longer
<朱龙> 在 2025-03-20 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-3BCD

说明：3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来，这里采用动态分时总线切换电路对数码管进行扫描，对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and t
<will li> 在 2025-03-20 上传 | 大小：55kb | 下载：0

[VHDL编程] FPGA-convolutions-encoder

说明：卷积码是数字通信中很重要的一种差错控制编码 具有很好的性能,用硬件的形式描述具有速度快，便于修改的优点，通过该种方法设，计的编码器经测试运行可靠正确。-Convolutional codes are very important in digital communication error control coding with a good performance, with the descr iption of the hardw
<will li> 在 2025-03-20 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL--testbench

说明：VHDL 的testbench 编写风格及技巧，有助利用modelsim做仿真，一看就会！-The testbench VHDL writing style and skills will help make using modelsim simulation, a look will be!
<陈华> 在 2025-03-20 上传 | 大小：222kb | 下载：0