资源列表
[VHDL编程] ep2c35_5_6_fft_test
说明:利用fpga来实现快速傅里叶变换,速度快,稳定,计算精确。-Fpga to implement the use of fast Fourier transform, fast, stable and accurate calculations.<伍龙> 在 2025-04-01 上传 | 大小:786kb | 下载:0
[VHDL编程] Digital_VLSI_Design
说明:数字式与 Verilog_A 课本的VLSI设计从硅谷技术学院-Digital VLSI Design with Verilog_A Textbook from Silicon Valley Technical Institute 1402084455.rar<黃文> 在 2025-04-01 上传 | 大小:9.82mb | 下载:0
[VHDL编程] Digital_Design_with_CPLD
说明:CPLD的数字式设计, CPLD的数字式设计-Digital Design with CPLD<黃文> 在 2025-04-01 上传 | 大小:7.07mb | 下载:0
[VHDL编程] FPGA-wireless]
说明:FPGA 无线通信方面 各种源码 很好用-FPGA wireless<liuchao > 在 2025-04-01 上传 | 大小:300kb | 下载:0
[VHDL编程] Frame-synchronization
说明:FPGA 帧同步源代码 调试无错误 ALTERA 平台-fr a me synchronization FPGA<liuchao > 在 2025-04-01 上传 | 大小:251kb | 下载:0
[VHDL编程] viterbi219
说明:2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过--(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform<matt> 在 2025-04-01 上传 | 大小:10kb | 下载:0
[VHDL编程] multiprocessor
说明:NIOS 多核例程 调试过 4 cpu NIOS 多核例程 调试过 4 cpu-NIOS-core routine over 4 cpu NIOS debug multi-core debug 4 cpu routines<hanmy> 在 2025-04-01 上传 | 大小:2.48mb | 下载:0
[VHDL编程] PhaseMeasure
说明:基于Altera FPGA的测频率工程文件,基于逻辑门的测频-The measured frequency of Altera FPGA-based project file, based on the frequency measurement logic gates<郭强> 在 2025-04-01 上传 | 大小:329kb | 下载:0