[VHDL编程] FPGA-verilog-learned

说明：verilog 学习心得，适合有一定基础者-for some has learned verilog
<zhang> 在 2025-04-03 上传 | 大小：342kb | 下载：0

[VHDL编程] sin_wave

说明：this file content of vhdl code for generating sine func
<nafis> 在 2025-04-03 上传 | 大小：6kb | 下载：0

[VHDL编程] Ths1207

说明：VHDL实现Ths1207控制器，根据硬件电路对THS1207进行配置，并读取AD转换结果。-VHDL implementation Ths1207 controller, according to the hardware circuit configuration of the THS1207, and read the AD conversion result.
<郭佳佳> 在 2025-04-03 上传 | 大小：2kb | 下载：0

[VHDL编程] exm_avalon_mm_master_templates

说明：avalon master template
<hqawim> 在 2025-04-03 上传 | 大小：100kb | 下载：0

[VHDL编程] 8-bitinput-output-shift

说明：8位串行输入，串行输出移位寄存器 VHDL-8-bit serial input, serial output shift register VHDL
<LT> 在 2025-04-03 上传 | 大小：1kb | 下载：0

[VHDL编程] tutorial-spartan-3e

说明：tutorial spartan 3e and explain about use hardware in VHDL pragramming.
<fathur> 在 2025-04-03 上传 | 大小：632kb | 下载：0

[VHDL编程] traffic.qpf

说明：设计一个主干道和支干道十字路口的交通灯控制电路，主干道绿灯亮、支干道红灯亮，并且主干道绿灯亮的时间不得少于60秒。-Design a main road and branch roads intersection traffic lights control circuit, the main road the green light, branch roads red light, green light and the main r
<孔小妹> 在 2025-04-03 上传 | 大小：313kb | 下载：0

[VHDL编程] VHDL

说明： EDA技术以EDA软件工具为开发环境，以可编程逻辑器件为实验载体，实现源代码编程和仿真功能。VHDL作为一种标准化的硬件描述语言用于描述数字系统的结构、行为、功能和接口。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由8线-3线优先编码器作为实例代表，译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述
<pear> 在 2025-04-03 上传 | 大小：779kb | 下载：0

[VHDL编程] sell

说明：自动可乐售货机 用两个发光二极管分别模拟售出面值为5角和1元的可乐，购买者可通过开关选择一种面值的可乐，灯亮时表示可乐售出。用开关分别模拟1元，5角人民币投入，用发光二极管分别代表着回剩余的硬币。 -Auto-Cola vending machine were simulated with two light-emitting diode sold in denominations of 50 cents and $ 1 Coke,
<孔小妹> 在 2025-04-03 上传 | 大小：39kb | 下载：0

[VHDL编程] seg71

说明：７段数码管测试实验１：以动态扫描方式在８位数码管“同时”显示０--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。-7-segment test experiment 1: a dynamic scan mode in the 8-bit digital control, " while" display 0-
<孔小妹> 在 2025-04-03 上传 | 大小：139kb | 下载：0

[VHDL编程] mo4jishuqi

说明：1模4计数器的设计； 2用计数器产生8421码，并将所产生的8421码转化为余三码 -1 modulo 4 counter design 2 produced 8421 yards with a counter, and produced 8421 yards more than three yards into
<potoyb2> 在 2025-04-03 上传 | 大小：22kb | 下载：0

[VHDL编程] serial

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bi
<孔小妹> 在 2025-04-03 上传 | 大小：349kb | 下载：0