资源列表

« 1 2 ... .57 .58 .59 .60 .61 2262.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程vga

说明:基于EPM1270的VGA显示器接口源码Verilog-Based on the EPM1270
<cx> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程VCchuankou

说明:verilog ADPLL file with testbench
<xgh> 在 2025-03-30 上传 | 大小:202kb | 下载:1

[VHDL编程EDA

说明:基于VHDL语言,用Top_Down的思想进行设计的数字钟。-Based on the VHDL language, using design thinking Top_Down the digital clock.
<liyongfeng> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程USB2.0IP

说明:完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档-Complete Verilog language developed by USB2.0 IP core source code, including documentation
<陈润> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程Quartus7.2andModelSim

说明:结合截图,quartus2与ModelSim的联调的详细操作步凑,使初学者迅速上手-Combination of shots, quartus2 with the ModelSim FBI put together a detailed step-by-step operation, so that beginners get started quickly
<余彦培> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程FpgaDesignOfWirelessCommunicationsCodeExamples

说明:无线通信fpga设计代码实例,包括MATLAB和Verilog HDL 语言实例,供大家学习和研究-Fpga design of wireless communications, code examples, including examples of MATLAB and Verilog HDL language, for them to learn and study
<steven> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程ondometer

说明:用verilog语言编写的运行与FPGA上的基本的频率计程序,有各种数量级的精度,开发环境为quartus2-ondometer written by verilog
<不是大师> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程jiafaqi

说明:用Veriloge编的四位二进制加法器。用一个显示屏进行显示。-Veriloge series with four binary adder. With a display to display.
<she> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程FPGA_CRC

说明:CRC算法的FPGA理论推理以及FPGA实现-CRC algorithm and FPGA realization of FPGA theoretical reasoning
<Robin> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程muil

说明:基于verilog的乘法器 简单实用 初学者的好材料-Verilog multiplier based on simple and practical good material for beginners
<majianbiao> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程8088verilog

说明:intel8088的verilog core ,完整的RTL-intel 8088 verilog core, all RTL
<zhangq> 在 2025-03-30 上传 | 大小:202kb | 下载:0

[VHDL编程UART_communication

说明:it s a document where described rs232 communinication between pc and fpga . it describe the vhdl structure of uart driver in fpga that allow communication between this devices
<seif> 在 2025-03-30 上传 | 大小:202kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 2262.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org