资源列表

« 1 2 ... .69 .70 .71 .72 .73 174.75 .76 .77 .78 .79 ... 4311 »

[VHDL编程bayer_3RGB_interpolation

说明:bayer转rgb 源代码,Verilog语言,FPGA上使用,(Bayer to RGB source code, Verilog language, FPGA use,)
<hezhnew > 在 2024-11-16 上传 | 大小:10kb | 下载:0

[VHDL编程mux21a

说明:二选一,用于FPGA编程初学阶段,简单例子,使用时解压即可,Quartus II 9.0 (32-Bit)的应用(Two choose one, for FPGA programming beginner stage, a simple example, the use of decompression can be, Quartus II 9 (32-Bit) applications)
<star0402 > 在 2024-11-16 上传 | 大小:144kb | 下载:0

[VHDL编程qghhv

说明:Relief computing classification weight, Complete codec LDPC code, Bottom-pass and band-pass FIR and IIR filter bottom pass and band-pass filter.
<sangqangkaiyun > 在 2024-11-16 上传 | 大小:58kb | 下载:0

[VHDL编程CRC

说明:crc校验的程序,关于crc的校验程序,8位转化为8位的并行算法,使用verilog编写的(crc search .12bit_4bit,8_8bit,and16 bit_8bit,32bit_8bit progranming by verilog languages,is very good. I think is correct)
<penjin5 > 在 2024-11-16 上传 | 大小:6kb | 下载:0

[VHDL编程hf_mot

说明:电机驱动及编码器同步采样,内部兼具多重滤波采样处理算法。(Motor drive and encoder synchronous sampling, the internal multi filter sampling and processing algorithm.)
<he > 在 2024-11-16 上传 | 大小:10.91mb | 下载:0

[VHDL编程ModelSim

说明:Implementing a full adder in ModelSim by using Verilog Language
<Mood > 在 2024-11-16 上传 | 大小:29kb | 下载:0

[VHDL编程FourToOneMux

说明:this is Implementation of 4 to 1 Multiplexer in verilog language for embedded design systems
<Mood > 在 2024-11-16 上传 | 大小:27kb | 下载:0

[VHDL编程si243

说明:Chaos indicator for Lyapunov index calculation, Is a two hidden layer back propagation neural network, Multi-machine power system simulation and flow calculation.
<张亚国 > 在 2024-11-16 上传 | 大小:59kb | 下载:0

[VHDL编程noise

说明:使用FPGA搭建NOISE||内核,在内核基础上进行工程建立。(Using the FPGA to build NOISE || kernel, based on the kernel to build the project.)
<湘城旧事 > 在 2024-11-16 上传 | 大小:18.8mb | 下载:0

[VHDL编程12_flash_test

说明:对W25Q128的读写操作,spi 0 模式(read and write flash W25Q128)
<sdayd > 在 2024-11-16 上传 | 大小:1.6mb | 下载:0

[VHDL编程mii_mac

说明:mii mac tx and rx,以太网mii接口收发(mii mac tx and rx Ethernet mii interface)
<冷酷到底 > 在 2024-11-16 上传 | 大小:5kb | 下载:0

[VHDL编程0834

说明:Import data files as input parameters matlab program is running, EULER numerical analysis method, gmcalab fast generalized form component analysis.
<fanfingsing > 在 2024-11-16 上传 | 大小:58kb | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 174.75 .76 .77 .78 .79 ... 4311 »

源码中国 www.ymcn.org