[VHDL编程] MEMCTRL

说明：基于verilog的存储控制器芯片设计的工程。使用 Quartus II 4.0 以上版本打开设计工程文件。-Based on the works of the the verilog storage controller chip design. Use the Quartus II 4.0 or later to open the design engineering documents.
<fangcheng> 在 2025-03-21 上传 | 大小：3.42mb | 下载：0

[VHDL编程] RTP_h_264

说明：RTP 协议是IETF ( Internet Engineering TaskFo rce) 在RFC1889 中给出的, 是专门为交互式音频、视频、仿真数据等实时媒体应用而设计的轻型传输协议。RTP 被定义为在一对一或一对多的传输情况下工作, 其目的是提供时间信息和实现流同步。RTP 通常使用UDP来传送数据, 但RTP 也可以在TCP 或A TM 等协议下工作.对H.264网络开发有何大帮助- The RTP protocol
<李国> 在 2025-03-21 上传 | 大小：114kb | 下载：0

[VHDL编程] MIF_file_of_Sine_Wave_Generator

说明：在Quartus的DDS设计中，通常会用到mif或者hex文件存储函数值，被ROM的IP模块调用。本程序是在Matlab环境下，根据所需数据位数和长度自定义mif文件。-Quartus DDS design, usually used in the mif or hex file storage function value, call the ROM of IP modules. This program is in the Matl
<> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] view_quartus_simu_on_matlab

说明：在进行Quartus仿真时，由于直接用自带的仿真工具无法查看正弦波，将仿真数据另存为tbl格式，用Matlab的程序调用该tbl文件，即可观察波形。当然，利用Modelsim更好。-During Quartus simulation, waveform directly with their own simulation tools can not view the sine wave, Save the simulation data
<> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] NCO

说明：利用Quartus中的IP核进行NCO的设计源文件-IP cores in Quartus NCO design source files
<> 在 2025-03-21 上传 | 大小：6.25mb | 下载：0

[VHDL编程] DIV_oddN

说明：Quartus开发环境下，通用小数分频器的设计，满足各种需求。-Quartus development environment, the design of the universal fractional divider, to meet various needs.
<> 在 2025-03-21 上传 | 大小：435kb | 下载：0

[VHDL编程] DDS

说明：Quartus环境下，使用VHDL语言和IP核进行的通用DDS设计。-Quartus environment, general DDS design using VHDL and IP cores.
<> 在 2025-03-21 上传 | 大小：1.4mb | 下载：0

[VHDL编程] AVR-program

说明：ATmega 16的各种代码含 AD转换 AT24C02的I2C DS1302 EEPROM读写 PWMO控制LED 按键 定时器0的快速PWM 定时器0的相位修正PWM 定时器0的溢出 定时器1的捕捉 异步串口UART 同步SPI-ATmega 16 a variety of code containing AD converter AT24C02 I2C DS1302
<陈杰> 在 2025-03-21 上传 | 大小：314kb | 下载：0

[VHDL编程] code

说明：5分频器的源代码编写过程中建议大家先画图，在用代码描写，清楚明了-5divider code， and easy to understand,you will find it is easy to write
<惠盼玲> 在 2025-03-21 上传 | 大小：35kb | 下载：0

[VHDL编程] FPGA1

说明：了解verilog建模的重要性，对FPGA开发很有帮助。-Understand the importance of verilog modeling, development of FPGA to have the help very much.
<ff> 在 2025-03-21 上传 | 大小：1.28mb | 下载：0

[VHDL编程] s1(1)

说明：c语言实现信号谱的算法 包含fft的c语言实现-FFT for C
<Yvone> 在 2025-03-21 上传 | 大小：4kb | 下载：0

[VHDL编程] dds

说明：dds数字信号发生器，实现1/4rom存储，正弦，余弦，三角波，锯齿波产生，AM调制-the dds digital signal generator, achieve 1/4rom store, generate sine, cosine, triangle wave, sawtooth, AM modulation
<guizi> 在 2025-03-21 上传 | 大小：765kb | 下载：0