[VHDL编程] MUl

说明：自己编写的单周期16位乘法器源代码，作为普通51单片机的“协处理器”可以实现普通51的实时音频FFT-16bit multiplier source code I have written a single cycle, as the ordinary 51 single-chip coprocessor can achieve a common 51 real-time audio FFT
<changjing> 在 2025-03-18 上传 | 大小：808kb | 下载：0

[VHDL编程] SHIFT-ROTATE

说明：Shift and Rotate VHDL code for Xilinx Spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：2kb | 下载：0

[VHDL编程] CU-RAM-CODES

说明：CU RAM VHDL codes for spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：4kb | 下载：0

[VHDL编程] CCDII

说明：VHDL编写的线阵CCD驱动源代码，稍作修改适用于大多数线阵CCD。-CCD driver source code, minor modifications apply to most of the linear array CCD.
<changjing> 在 2025-03-18 上传 | 大小：355kb | 下载：0

[VHDL编程] MUX4x1

说明：Mux4x1 Verilog code for Xilinx Spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Decoder-3x8

说明：Decoder 3x8 Verilog code... This is for Xilinx Spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ControlUnit

说明：Control Unit VHDL code. Xilinx Spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ClockGen

说明：ClockGen code in VHDL for Xilinx Spartan 3E board
<foechuckled> 在 2025-03-18 上传 | 大小：1kb | 下载：0

[VHDL编程] JTAG-Engine

说明：A source code for JTAG access.
<caicaizuo> 在 2025-03-18 上传 | 大小：7kb | 下载：0

[VHDL编程] FPGAkeshe.doc

说明：基于FPGA/CPLD的以QUARTUS2 的能够实现交通灯的显示与控制-enable the lingting traffic display
<王源> 在 2025-03-18 上传 | 大小：344kb | 下载：0

[VHDL编程] singlePcyclePMIPS2

说明：多周期MIPS实现的CPU设计方案，包括源码-MIPS multi-cycle
<xingjianan> 在 2025-03-18 上传 | 大小：2.81mb | 下载：0

[VHDL编程] Spantan3EIP

说明：在spantan 3e实现仿真，已经验证了-Spantan 3e simulation, has been verified
<谢海> 在 2025-03-18 上传 | 大小：349kb | 下载：0