[VHDL编程] VHDL_project

说明： 对于初学fpga的人来说 设计加法器是一个好的练习 这里面有包括加法器设计的不同方法 可以很好锻炼-it is a very good way to study the fpga
<何阳> 在 2025-03-18 上传 | 大小：35kb | 下载：0

[VHDL编程] Temperature_acquisition

说明：用VHDL语言在FPGA上实现了8路温度数据的采样功能。控制THS1408芯片进行AD转换，采样后存入对应的8组寄存器，并产生使能信号通知其他模块进行8路数据的统一采样。-8-channel temperature data sampling function is implemented on FPGA using VHDL language. Control THS1408 chip AD converter, and sample
<张明> 在 2025-03-18 上传 | 大小：2kb | 下载：0

[VHDL编程] stack

说明：设计了一个深度为64，字长为16_bit堆栈，要求有栈空、栈满和栈溢出信号。试以双向移位寄存器结构或存储器结构的电路结构方式设计完成电路，并说明它的特点。-Designed with a depth of 64, the word length is 16_bit stack, stack empty, stack full and stack overflow signal. Trial to the way of bi-direct
<张明> 在 2025-03-18 上传 | 大小：371kb | 下载：0

[VHDL编程] Analog_AD

说明：通过先将数据预存到ROM中，该代码模拟芯片AD9942的工作时序，用ROM中的数据作为输入，产生AD转化后的数据-Data through the first stored in the ROM, the simulation of the code chip AD9942 timing, the ROM data as input, generate data after AD conversion
<张明> 在 2025-03-18 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL-VGA

说明：基于VHDL的VGA彩条信号显示控制器,实现将预置的图像或动画在VGA显示器上正确显示的功能。-Based on the color bar signal VHDL VGA display controller, to achieve the preset image or animation function correctly displayed on a VGA monitor
<JACK> 在 2025-03-18 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL-NoteTabs-

说明：利用实验数控分频器的设计硬件乐曲演奏电路,主系统由三个模块组成，顶层设计文件，其内部有三个功能模块，TONETABA.VHD,NOTETABS.VHD,和SPEAKERA.VHD, 在原设计的基础上，增加一个NOTETABS模块用于产生节拍控制（INDEX数据存留时间）和音阶选择信号，即在NOTETABS模块放置一个乐曲曲谱真值表，由一个计数器的计数值来控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一
<JACK> 在 2025-03-18 上传 | 大小：5kb | 下载：0

[VHDL编程] Sinusoidal-signal-generator-design

说明：正弦信号发生器设计，简单组合电路的设计，多层次电路设计-Sinusoidal signal generator design，Simple combinational circuit design, multi-level circuit design
<JACK> 在 2025-03-18 上传 | 大小：5kb | 下载：0

[VHDL编程] RS232

说明：该代码实现了根据RS232协议发送、接收数据的功能。该模块可以移植到任何使用该协议的FPGA。-The code based on RS232 protocol to send and receive data. The module can be ported to any FPGA that uses the protocol.
<张明> 在 2025-03-18 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS-Based-on-VHDL

说明：论文研究并设计了一种基于硬件描述语言 VHDL 的直接数字频率合成器。-Thesis and design of a hardware descr iption language VHDL-based direct digital frequency synthesizer.
<zhuimeng> 在 2025-03-18 上传 | 大小：1.68mb | 下载：0

[VHDL编程] EDK_exp

说明：Xilinx 全新ISE13.4 EDK设计example-EDK design example code of Xilinx ISE13.4
<ah> 在 2025-03-18 上传 | 大小：11.5mb | 下载：0

[VHDL编程] S3DSP_PS2_LCD_TEST

说明：FPGA LCD test code in VHDL.
<priya> 在 2025-03-18 上传 | 大小：805kb | 下载：0

[VHDL编程] S3DSP_PROM-TEST

说明：FPGA PROM test code in VHDL.
<priya> 在 2025-03-18 上传 | 大小：89kb | 下载：0