[VHDL编程] 07~chapter-04-atpg

说明：Slides from "VLSI test" book.
<DIG> 在 2025-02-25 上传 | 大小：523kb | 下载：0

[VHDL编程] 09~chapter-05-lbist

说明：Slides from "VLSI Test arch" book
<DIG> 在 2025-02-25 上传 | 大小：660kb | 下载：0

[VHDL编程] Chapter9-Sample

说明：FPGA实现CAN通信，经过验证，并可以仿真-FPGA Implementation of CAN communication, proven, and can be simulated
<an> 在 2025-02-25 上传 | 大小：1.03mb | 下载：0

[VHDL编程] RS(204188)

说明：RS(204,188)译码器的设计，经典实例，经过验证-RS (204,188) decoder design, the classic instance of proven
<an> 在 2025-02-25 上传 | 大小：15kb | 下载：0

[VHDL编程] can_latest.tar

说明：CAN原代码，通过修改，可以改写成任何通信-CAN original code, by modifying rewrite any communication
<an> 在 2025-02-25 上传 | 大小：1.12mb | 下载：0

[VHDL编程] Verilog

说明：RAM ,IFFO实现字节的存储器设计，经过验证-RAM, IFFO bytes of memory design, proven
<an> 在 2025-02-25 上传 | 大小：113kb | 下载：0

[VHDL编程] FPGA_Divider

说明：FPGA实现除法器的功能，并行逻辑计算，输出结果为商和余数。适用于FPGA内部无IP核等的低端FPGA器件上。-Function of Divider based on FPGA logic,output result includes the quotient and remainder. This function is applied to the low-end FPGA devices
<王文华> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] TEXTIO_Import_txt_Matlab

说明：将FPGA设计仿真结果数据写入到txt记事本中，然后通过Matlab读取txt中的数据并显示图像-write the FPGA simulation result data into textbook,and read these data from textbook and display image in Matlab
<王文华> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Xilinx_DLL

说明：Xilinx_FPGA的时钟产生模块，对应Xilinx公司Virtex、Virtex-E等比较低端的器件。能够产生2倍频和级联4倍频-generate 2X clock and 4X clock in low-end Xilinx FPGA devices
<王文华> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] UART_Universal

说明：基于FPGA逻辑单元设计的通用异步串行接口设计UART，波特率参数化，模块分解易懂易上手-General UART Design based on FPGA logic
<王文华> 在 2025-02-25 上传 | 大小：19kb | 下载：0

[VHDL编程] freq_counter

说明：vhdl编写的数字频率计,可用三个频段选择，Quartus II 8.1上测试通过-the frequence counter by VHDL，compiled by Quartus II
<侯松岩> 在 2025-02-25 上传 | 大小：8.47mb | 下载：0

[VHDL编程] music

说明：利用FPGA模拟弹钢琴的Verilog代码。在Xilinx ISE 14.3 编译通过-Using FPGA Verilog code simulation play the piano. Compiled by Xilinx ISE 14.3
<侯松岩> 在 2025-02-25 上传 | 大小：1.22mb | 下载：1