[VHDL编程] LEDsevensegmentdecode

说明：LED seven-segment decoding very good use of ~
<王想> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU-to-VHDL

说明：CPU realization using VHDL CPU realization using VHDL-CPU realization using VHDLCPU realization using VHDLCPU realization using VHDL
<fantast_wong> 在 2025-02-25 上传 | 大小：2.49mb | 下载：0

[VHDL编程] TB_VHDL(adder)

说明：加法器的VHDL源码及其对于的仿真Testbench 文件的编写-VHDL Code about adder for the "Simple Test Bench" example VHDL Code about adder for the "Simple Test Bench" example
<帅哥新> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：计数器的VHDL源码及其对于的仿真Testbench 文件的编写-VHDL Code about counter for the "Simple Test Bench" example VHDL Code about adder for the "Simple Test Bench" example
<帅哥新> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Text-IO

说明：基于VHDL的Testbench读取文件的编写，很有用的 基于VHDL的Testbench读取文件的编写，很有用的-VHDL Code text_io for the "Simple Test Bench" example VHDL Code about text_io for the "Simple Test Bench" example
<帅哥新> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier

说明：个人收集的各种乘法器vhdl源代码，都经过验证，可以直接使用的。-Collected a lot of multiplier vhdl source code
<lise> 在 2025-02-25 上传 | 大小：32kb | 下载：0

[VHDL编程] inputoutput_textio

说明：关于VHDL读取文件的testbench编写的ppt介绍，挺有用的-testbench for text_io,it is very useful,isn t it.testbench for text_io,it is very useful,isn t it.
<帅哥新> 在 2025-02-25 上传 | 大小：673kb | 下载：0

[VHDL编程] OpticalFiber

说明：利用VHDL语言编写的光纤通信，将上位机的命令通过主站处理后，用光纤发送到从站。-VHDL language using fiber-optic communication, the host computer commands through the main points are treated, the fiber is sent to from the station.
<Harvey> 在 2025-02-25 上传 | 大小：4.33mb | 下载：0

[VHDL编程] CLK_DIV_N

说明：对输入的时钟进行分频输出:输出频率＝ 输入频率/(2*N+2-Of the input clock frequency output: Output frequency = Input frequency/(2* N+2
<forget19> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] DECODE

说明：利用状态机将并口发送的六组8位数据转换成串行正负脉冲数据发出。-Using the state machine will send the six groups of parallel data into serial 8-bit data to issue positive and negative pulses.
<forget19> 在 2025-02-25 上传 | 大小：4kb | 下载：0

[VHDL编程] VHDL-for-FPGA

说明：非常具体实用的VHDL程序，可以直接用。非常适合新手使用。-Very specific and practical VHDL program can be directly used. Very suitable for novices to use.
<liujingxing> 在 2025-02-25 上传 | 大小：1.05mb | 下载：0

[VHDL编程] clock

说明：用Verilog写的数字钟，用于单片机上实现-verilog
<周于> 在 2025-02-25 上传 | 大小：44kb | 下载：0