[VHDL编程] small-signal-amplifier

说明：高频小信号放大器，放大倍数为20~100，带宽一兆，误差小于5 ，附有实验报告-High-frequency small-signal amplifier, the magnification of 20 to 100, the bandwidth of a trillion, the error is less than 5 , with experimental reports
<李> 在 2025-02-13 上传 | 大小：406kb | 下载：0

[VHDL编程] cmi

说明：运用4阶m序列产生信号源 即消息码 用verilog编程实现cmi的产生-The use of fourth-order m-sequence generator source message code Verilog programming cmi generation
<zyc> 在 2025-02-13 上传 | 大小：243kb | 下载：0

[VHDL编程] A3P40_ProASIC3

说明：ProASIC3, the third-generation family of Actel flash FPGAs, offers performance, density, and features beyond those of the ProASICPLUS® family. Nonvolatile flash technology gives ProASIC3 devices the advantage of b
<laolixue> 在 2025-02-13 上传 | 大小：1.49mb | 下载：0

[VHDL编程] rav2011

说明：双向视频通讯，用于对讲系统，可以轻松用于其他应用-double video
<leo> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 10-COUNT

说明：实验2设计资料10计数 Quartus 开发平台 压缩包内含有全部工程文件及详细资料说明-Experiment 2 design data 10 counts the Quartus development platform Compressed packet contains all engineering documents and detailed information on the
<王> 在 2025-02-13 上传 | 大小：2.37mb | 下载：0

[VHDL编程] clock

说明：实验3设计资料简易时钟 FPGA数字时钟设计参考资料及全部代码-Experimental design simple clock FPGA digital clock design reference information and all the code
<王> 在 2025-02-13 上传 | 大小：32kb | 下载：0

[VHDL编程] prbs

说明：伪二进制随机码的产生，在fpga上已经验证-Pseudo-random binary code generation
<zhangheng> 在 2025-02-13 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency-meter

说明：基于Verilog HDL语言，编写的频率计。-Based on Verilog HDL language, written in frequency meter.
<xxy> 在 2025-02-13 上传 | 大小：299kb | 下载：0

[VHDL编程] Introduction-to-C-Sharp-classic

说明：c#编程的经典书籍，.Net开发的最佳伴侣之一-c# programming classic books, Net developed one of the best companion
<高隐> 在 2025-02-13 上传 | 大小：13.35mb | 下载：0

[VHDL编程] FPGA_pipeline

说明：用Quartus2开发的流水线指令集计算机系统模型，具体指令功能见包内说明-Development pipeline Quartus2 instruction set computer system model, described in the specific command functions, see package
<高隐> 在 2025-02-13 上传 | 大小：10.76mb | 下载：0

[VHDL编程] Card_Seller

说明：基于VHDL语言的自动电话卡贩卖机的代码，在Altera的Quartus平台上编译通过。-Automated phone card vending machine code, based on VHDL Altera' s Quartus platform, compile.
<Zhiheng Shen> 在 2025-02-13 上传 | 大小：1.22mb | 下载：0

[VHDL编程] clk_div

说明：用Verilog HDL实现对时钟的四分频和16分频，并在Quartus上仿真-Clock divided by four and divided by 16, and in the Quartus simulation using Verilog HDL
<钟轩> 在 2025-02-13 上传 | 大小：158kb | 下载：0