资源列表
[VHDL编程] openverifla_latest.tar
说明:This is an important file source code regarding the uploaded program title.<paritycheck> 在 2025-02-13 上传 | 大小:1.12mb | 下载:0
[VHDL编程] digital-clock-VHDL
说明:数字电子钟的VHDL硬件描述语言实现,可以用quaturs软件实现。-digital clock based on VHDL<刘睿> 在 2025-02-13 上传 | 大小:14kb | 下载:0
[VHDL编程] i2c_slave_model
说明:IIC总线实现源码,调试通过可用,通信用-IIC bus to achieve source code, debugging through the available<无法> 在 2025-02-13 上传 | 大小:2kb | 下载:0
[VHDL编程] 16x4-register-VHDL
说明:16x4的寄存器的VHDL硬件描述语言的实现,可以用quaturs实现。-16x4 register based on VHDL<刘睿> 在 2025-02-13 上传 | 大小:3kb | 下载:0
[VHDL编程] add-based-on-vhdl
说明:1位和4位加法器的VHDL硬件描述语言实现,可用quaturs实现。-add based on VHDL<刘睿> 在 2025-02-13 上传 | 大小:3kb | 下载:0
[VHDL编程] shift-register-VHDL
说明:移位寄存器的VHDL实现,可以用quaturs实现。-shift register based on VHDL<刘睿> 在 2025-02-13 上传 | 大小:3kb | 下载:0
[VHDL编程] Verilog-Elite-book
说明:verilog hdl 编程实例及说明, 很好的初学者参考资料, 希望有所帮助.-the verilog hdl Programming examples and descr iptions<gxw> 在 2025-02-13 上传 | 大小:2.59mb | 下载:0