[VHDL编程] openverifla_latest.tar

说明：This is an important file source code regarding the uploaded program title.
<paritycheck> 在 2025-04-23 上传 | 大小：1.12mb | 下载：0

[VHDL编程] lab12

说明：QuartusII上的有限状态机的工作原理和设计的实现-Finite state machines at QuartusII principles and design
<平容> 在 2025-04-23 上传 | 大小：984kb | 下载：0

[VHDL编程] lab11

说明：利用几种不同的方式在QuartusII上设计FPGA片上存储器-Using several different ways in the FPGA on-chip memory design QuartusII
<平容> 在 2025-04-23 上传 | 大小：1.57mb | 下载：0

[VHDL编程] digital-clock-VHDL

说明：数字电子钟的VHDL硬件描述语言实现，可以用quaturs软件实现。-digital clock based on VHDL
<刘睿> 在 2025-04-23 上传 | 大小：14kb | 下载：0

[VHDL编程] i2c_slave_model

说明：IIC总线实现源码，调试通过可用，通信用-IIC bus to achieve source code, debugging through the available
<无法> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 16x4-register-VHDL

说明：16x4的寄存器的VHDL硬件描述语言的实现，可以用quaturs实现。-16x4 register based on VHDL
<刘睿> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] add-based-on-vhdl

说明：1位和4位加法器的VHDL硬件描述语言实现，可用quaturs实现。-add based on VHDL
<刘睿> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] shift-register-VHDL

说明：移位寄存器的VHDL实现，可以用quaturs实现。-shift register based on VHDL
<刘睿> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] an488

说明：Motor control solutions for industrial applications
<azam> 在 2025-04-23 上传 | 大小：75kb | 下载：0

[VHDL编程] Verilog-Elite-book

说明：verilog hdl 编程实例及说明, 很好的初学者参考资料, 希望有所帮助.-the verilog hdl Programming examples and descr iptions
<gxw> 在 2025-04-23 上传 | 大小：2.59mb | 下载：0

[VHDL编程] cpu

说明：这是本人的课程设计。采用微程序控制的CPU，能够从RAM中读取指令，并执行。包含MBR,MAR,IR,BR,ALU,PC等功能部件，能实现加减乘法，逻辑左右移位，逻辑与或非，在此基础上还可以拓展。希望能帮助你们。-This is my curriculum design. Micro-program control CPU can read instructions from the RAM and executed. Contains
<cxl> 在 2025-04-23 上传 | 大小：4.46mb | 下载：0

[VHDL编程] chuankoushoufa

说明：接收代码: 对接收数据的采样频率：16X9600HZ 接收代码编写思路： 首先判断起始位,没有数据传输时，起始位为“1”的状态，当有数据时起始位为“0”。因为采样的频率是通信频率的16倍，所以当连续8次（数据位正中间）采集为“0”时就认为是有数据到来。那么可以开始采集数据位，以后每隔16个脉冲采集一个数据（每个数据的正中央，不易发生畸变的部分），连续采样8次，即完成数据位的采集。最后实现串并转换。如此重复即可。（因为通信已经
<ran feng> 在 2025-04-23 上传 | 大小：84kb | 下载：0