[VHDL编程] Quartus_II_11.0

说明：quartus 11.0 应用解析，介绍该软件的使用方法-quartus 11.0 Application analysis, the use of the software are described
<> 在 2025-02-09 上传 | 大小：751kb | 下载：0

[VHDL编程] Verilog_inout_

说明：verilog语言中inout端口的使用方法介绍-verilog language inout ports using the method described
<Ande> 在 2025-02-09 上传 | 大小：11kb | 下载：0

[VHDL编程] synchronous-FIFO

说明：同步fifo的使用verilog案例讲解-The use of synchronous fifo verilog case to explain
<Ande> 在 2025-02-09 上传 | 大小：259kb | 下载：0

[VHDL编程] bujindianji

说明：FPGA实现步进电机控制源代码。通过脉冲信号控制，产生一定频率脉冲的信号（脉冲频率用来控制速度），经过信号隔离放大（达到驱动电机的电压）来驱动控制步进电机-FPGA Implementation of stepper motor control source code. Controlled by the pulse signal, generating a frequency pulse signal (pulse frequency
<shiyongchao> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] uart16550_VERLOG

说明：采用VERILOG实现完整的UART16550协议，提供RTL代码、仿真文件-Using VERILOG achieve a complete UART16550 agreement to provide RTL code, simulation files
<齐永> 在 2025-02-09 上传 | 大小：81kb | 下载：0

[VHDL编程] GAL

说明：有关gal器件的编程入门，以及常见逻辑门、计数器VHDL程序-For gal device programming entry, as well as common logic gates, counters VHDL program
<嘟嘟> 在 2025-02-09 上传 | 大小：9.98mb | 下载：0

[VHDL编程] EX3

说明：基于FPGA的数码管显示，给刚入门的朋友-FPGA-based digital display, to see friends just getting started. .
<cz> 在 2025-02-09 上传 | 大小：436kb | 下载：0

[VHDL编程] EX4

说明：基于FPGA的16位乘法器，入门的可以好好看看。-FPGA-based 16-bit multiplier, getting started can be a good look.
<cz> 在 2025-02-09 上传 | 大小：349kb | 下载：0

[VHDL编程] EX5

说明：基于FPGA的VGA显示，可以根据不同的需要更改显示的图形。-FPGA-based VGA display, you can change the display according to the different needs of the graphics.
<cz> 在 2025-02-09 上传 | 大小：1.9mb | 下载：0

[VHDL编程] VHDLfiles

说明：this rar file includes some simple VHDL codes for students.
<saleh> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] alarm

说明：VHDL，多功能数字钟：具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有整点报时功能；可以对年、月、日、时、分及秒进行单独校对，使其校正到标准时间-VHDL, multifunction digital clock: a year, month, day, hour, minute, seconds count display features a 24-hour cycle The whole point timek
<yaonan> 在 2025-02-09 上传 | 大小：576kb | 下载：0

[VHDL编程] DB25-JATA10

说明：这是用于ALTERA公司CPLD/FPGA芯片的并口下载器，里面的电阻、电容的参数都是对的，是成熟产品的并口下载器设计方案。-This is used ALTERA chip CPLD/FPGA parallel port download, parameters of resistance, capacitance inside is all right, is a mature product parallel download d
<孙明杰> 在 2025-02-09 上传 | 大小：10kb | 下载：0