[VHDL编程] seg7

说明：fpga上nios处理器avalon总线数码管驱动，包含任务逻辑，寄存器，和接口的verilog HDL描述-fpga nios processor avalon bus on digital tube driver, including the task logic, registers, and interfaces verilog HDL descr iption
<郎亚洲> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] zs

说明：基于fpga的数字频率计，verilog编写，可修改闸门宽度0.1s/1s/10s，可测频率1hz~1mhz，包含整个工程，内部分频模块为了仿真方便改小了，后面注释为50mhz晶振下的分频值，可根据需要自行修改-Fpga-based digital frequency meter, verilog prepared to modify the gate width 0.1s/1s/10s, measurable frequency 1h
<郎亚洲> 在 2025-02-08 上传 | 大小：874kb | 下载：0

[VHDL编程] doorlock

说明：doorlock 用verilog语言描写门锁功能-door lock function using verilog language descr iption
<longlong> 在 2025-02-08 上传 | 大小：882kb | 下载：0

[VHDL编程] nexis1

说明：用Verilog HDL 状态机实现的驱动数码管显示，是个很不错的模块，可以直接用-Using Verilog HDL state machine driven digital display, is a very good module, can be directly used
<zhangkui> 在 2025-02-08 上传 | 大小：616kb | 下载：0

[VHDL编程] tlc549adc

说明：本程序是用Verilog HDL 状态机编写的tlc549的驱动程序-This procedure is used to write Verilog HDL state machine driver tlc549
<zhangkui> 在 2025-02-08 上传 | 大小：9kb | 下载：0

[VHDL编程] TLC5620v

说明：本程序是用verilog 状态机编写的tlc5620的驱动程序，可以直接调用-The program is written in verilog tlc5620 state machine driver, you can directly call
<zhangkui> 在 2025-02-08 上传 | 大小：479kb | 下载：0

[VHDL编程] 11_lcd1602

说明：本程序是用verilog 状态机编写的lcd1602的驱动程序，可以直接调用-The program is written in verilog lcd1602 state machine driver, you can directly call
<zhangkui> 在 2025-02-08 上传 | 大小：843kb | 下载：0

[VHDL编程] volt_mea_disp

说明：本程序是用verilog 编写的模块，用来在lcd1602上显示用tlc549采样的电压值-This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value
<zhangkui> 在 2025-02-08 上传 | 大小：2.17mb | 下载：0

[VHDL编程] lcd_12864_dirive

说明：HS12864的驱动，verilog语言编写，，，，，希望有用-HS12864 drive, verilog language,,,,, I hope useful
<徐振华> 在 2025-02-08 上传 | 大小：2kb | 下载：0

[VHDL编程] display

说明：实现了Verilog语言驱动数码管，扫描稳定。无抖动。可是很清晰的显示字符-Implements the Verilog language-driven digital control
<李宇轩> 在 2025-02-08 上传 | 大小：391kb | 下载：0

[VHDL编程] spi_verilog

说明：使用verilog编写的spi传输模块，已经通过验证，有仿真文件，可以传输信息。-Prepared using verilog spi transmission module, has been validated with simulation files, you can transfer information.
<熊峰> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] DDS

说明：DDS信号源实现源码，实现正弦波、方波、三角波等，频率、相位可调。-DDS signal source to achieve source
<张继森> 在 2025-02-08 上传 | 大小：34kb | 下载：0