资源列表
[VHDL编程] Timer
说明:嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式,可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut<dreamhunter> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] code
说明:it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit imp<syamprasad> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] A-QuanJia-device-design
说明:一位全加器设计,,二进制设计,,同步二进制计数-A QuanJia device design<康伟峰> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] ps2_mouse_interface
说明:ps2接口的鼠标与vga接口的驱动程序,Verilog HDL语言,运用于FPGA-ps2_mouse_interface and vga in Verilog HDL language, applied to FPGA<吴笑> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] jiaotongdengmokuai
说明:基于FPGA的交通灯控制器,语言是VHDL-Traffic signal controller based on FPGA, VHDL language<行者> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] ourdev_461291
说明:用fpga实现数字滤波器的设计,vhdl语言编写-Fft algorithm using fpga implementation, using the language vhdl<lv> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] fifo-VerilogHDL
说明:利用VerilogHDL语言编写的同步FIFO,异步FIFO的编写及其注释-VerilogHDL language using synchronous FIFO, asynchronous FIFO, write and comment<王体奎> 在 2025-02-08 上传 | 大小:5kb | 下载:0
[VHDL编程] ram-rom-VerilogHDL
说明:利用Verilog编写的各种RAM ROM的代码以及他们的测试模块-Prepared using a variety of RAM ROM Verilog code and their test module<王体奎> 在 2025-02-08 上传 | 大小:5kb | 下载:0