[VHDL编程] dds

说明：一个可用的很不错的DDS 频率合成程序，用VHDL语言编写-Available is a good DDS frequency synthesis procedures, using VHDL language
<七步> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] extension_pack_latest.tar

说明：This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code.
<mahmoud> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] edacounter

说明：用VHDL语言编写的计数器，在板子上运行成功，可以循环计数，加减计数，先置数后计数等-Counter with the VHDL language, in the board to run successfully, you can cycle counting, addition and subtraction counting, numbers, counting the first home
<fana> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] testRAMWR

说明：这是一个用VHDL编写的读写双口RAM的程序.-This is a work written in VHDL to read and write dual-port RAM program.
<chenye> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] digitalsystemdesign

说明：非常经典的FPGA设计PPT，北航夏宇闻老师讲义-FPGA designs are very classic PPT, Beihang XIA Yu-Wen teacher handouts
<张鹏> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] MB_Labs

说明：example VHDL for spartan e3
<Hang> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] jibenrenwu1

说明：一个用vhdl语言写的简单输出正弦波的程序，适用于初学者-Vhdl language used to write a simple sine wave output of the program, for beginners
<alice> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] EDA-shuzizhong

说明：用EDA软件实现数字时钟的设计，提供详细的代码-Using EDA software to realize the digital clock design, with detailed code
<张静泉> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] pspice

说明：pspice软件教程，比较全面是电子仿真的最好选择-pspice software features introduced in more detail the contents of
<jack> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] Advanced-Digital-Design-with-the-Verilog-HDL-CODE.

说明：《Verilog HDL高级数字系统设计》（Michael D. Ciletti著） Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code
<曹氏> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] extension_pack_latest.tar

说明：This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code. Automatic count stop/start value generation functions. You enter a time duration
<Louis> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] CoG

说明：Semi-functional FSM and ROM for Xilinx CPLD to drive ST7565R based off Digikey example
<Mac> 在 2025-02-07 上传 | 大小：1.02mb | 下载：1