[VHDL编程] clock

说明：以前做的EDA课程设计，CLOCK,可设置时间的,6位数码管显示-Done before the EDA curriculum design, CLOCK, may set the time, digital tube display 6
<王志杰> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] ddrct_gen_o4_1_008_1

说明：有关ddr设计的控制问题，ddrct_gen_o4_1_008_1.zip 非常有用
<董星> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] digal-clock-VHDL

说明：一个数字电子钟的设计，有VHDL并含电路图-A digital electronic clock design of the VHDL and the circuit containing
<yy> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] xlx_s6_lx150t_dev-sch-revc032510

说明：avnet Spartan-6开发板原理图-avnet Spartan-6 development board schematics
<包宰> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] MUXplus2

说明：Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface an
<vanrry> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] ADS805FPGAchengxu

说明：用FPGA来实现对ADS805的采用控制，内部含有DDS程序-ADS805 with FPGA to achieve the adoption of control, internal procedures with DDS
<> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] div2482233

说明：倍频器的硬件描述语言编程，可以产生多种不同频率的时钟。-Multiplier hardware descr iption language programming, can produce a variety of different frequencies of the clock.
<薛辉> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] Experiment11

说明：SOS信号,首先我们先要建立功能拟似S函数和O函数的功能模块。-SOS signal, first we need to establish functional quasi S-function, and O function modules.
<吴明美> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] lab_cor_8

说明：cordic算法实现8次迭代计算sin(x)-8 iterations cordic algorithm computing sin (x)
<黄欣睿> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] vhd123

说明：基于VHDL的实现赛车点阵，赛道和赛车，能够左右移动-VHDL-based matrix to achieve racing, track and racing, can move around
<雷涛涛> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] vhdl

说明：（1） 在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序依次为红灯-绿灯-黄灯-红灯。 南北方向和东西方向红灯绿灯相反。南北方向红灯显示时间为东西方向黄绿灯显示时间的总和，同理，东西方向红灯显示时间为南北方向黄绿灯显示时间的总和。 （2） 设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间，其中绿灯、黄灯、 红灯的持续时间分别是7s、2s和9s。 -(1) a set of red, green and yello
<陈杰> 在 2025-02-07 上传 | 大小：1.02mb | 下载：0

[VHDL编程] 软件工程 copy

说明：熟悉编码、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 掌握用MSI设计的祝贺逻辑电路的方法(Familiar with the functions and application methods of combinational logic function modules, such as code, decoder, data selector, etc. Mastering the logic circuit of
<benjamina > 在 2025-02-07 上传 | 大小：1.02mb | 下载：0