[VHDL编程] traffic

说明：交通灯设计，功能包括：东西南北灯变化以及紧急情况时手动控制四个方向红灯全亮。之后返回中断状态继续。-Traffic light design and features include: East and West when the lights change, and an emergency manual control all four directions red light. And then returned to break
<chenkan> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] eetop.cn_Hspice.ppt

说明：电路设计和仿真工具hspice的重要使用文档。无师自通-Circuit design and simulation tools hspice important use of documents. Without a teacher
<yuzhen> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] SDR

说明：直接序列扩频通信的Verilog仿真代码，在Quartus II中实现。-Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.
<liuqian> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] chuzuche5

说明：本程序详细的描述了出租车计费器，可直接应用。-This procedure is detailed procedures for the taxi meter can be directly applied.
<杨剑> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] xilinxusb

说明：xilinx USB 下载线资料与程序, -xilinx USB download cable data and procedures, many money to buy the
<lv ying qin> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] 11111111

说明：用于高速高精度ADC的时钟稳定电路研制，提出一种稳定高速的ADC时钟方案-Used for high speed and high precision clock stable development ADC circuit
<张维琛> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] susliks-project

说明：基于逻辑门的打地鼠游戏，其中设置了三关，每关出现八个地鼠-playing susliks with logic gate
<风云> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] frequency_generator

说明：frequency generator veriolg code
<Akbas> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] vga_pic

说明：利用verilog编写的程序，并且实例化了一个rom，将mif文件初始化在rom中，可以实现在vga上显示图片。文字信息等，十分实用。-Use programs written in verilog, and instantiates a rom, rom the mif file initialization, you can achieve the vga display picture. Text information, ver
<灵湖仙梦> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] Decoder3x8

说明：把2x4解碼器再擴展為3x8解碼器,可控制8個LED掃描電路的驅動-The decoder then extended to 2x4 3x8 decoder can control eight LED driving scanning circuit
<chen y y > 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] spi_slave_lattice

说明：这是基于lattice fpga 做的spi slave模块。简单易懂，适合初学者。代码使用状态机描述。整个工程在diamond2.0版本编译运行。-This is based on lattice fpga do spi slave module. Easy to understand for beginners. The code using a state machine descr iption. The whole proje
<xie> 在 2025-02-05 上传 | 大小：1.21mb | 下载：0

[VHDL编程] usb_veriloghdl

说明：USB是 FPGA设计，verilog语言实现(USB is FPGA design, Verilog language implementation)
<小雷tongzhi > 在 2025-02-05 上传 | 大小：1.21mb | 下载：0