[VHDL编程] s3esk_picoblaze_nor_flash_programmer

说明：利用picoblaze微控制器对Intel flash进行控制，实现了flash的读写，擦除等基本操作-picoblaze Microcontrollers use of Intel flash control, realized the flash write, erase and other basic operation
<wjj> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] 11

说明：等精度频率计，verilog语言写的，可在开发板上验证，已经试过-And other precision frequency meter, verilog language, and can be verified on the development board, has tried
<谷向前> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] XuexiCPLD

说明：学习CPLD的入门教程，内容简单、精彩，教你一步一步学习CPLD-Introductory tutorial to learn CPLD, the content is simple, exciting, teach you step by step to learn CPLD
<zxmzjg> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] ppt4aix4sopc

说明：基于AXI4的sopc开发讲义,2011年电子大赛的辅导材料-powerpoint for aix4 sopc development
<sunking> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] lab6

说明：有关加法器的操作处理，内涵简单加法器一直到八位带进位加法器编程，附有word文档描述-Related to the handling of the operation of the adder, the connotation of a simple adder to the eight into the adder programming attached word document describes
<孙博文> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] C6416DSK

说明：dsp图像处理程序 imlib库等的使用技巧-DSP image processing program imlib library use skills
<wangxingbin> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] jiyufpgadeshipingcaijichengxu

说明：能够很好地进行视屏采集程序，是基于fpga的vhdl语言编程-Can be a good screen capture program, FPGA-based VHDL language programming
<李颖> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] cpld_uart_TXRX

说明：max2 cpld 开发的vhdl 完整串口通信程序，TXRX可同时收两个命令 带超时 600门-max2 cpld vhdl developed complete serial communication program, TXRX can simultaneously receive two commands with timeout 600
<myeking> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] Experiment08

说明：FPGA源码，供初学者使用，时钟化和信号长度-GA source code, for beginners, clock and signal length
<李清政> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] ETH_SRC

说明：网络接口源码实现，使用的是Verilog语言-ethernet Verilog
<王长友> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] VGA_disp

说明：clk divid 模块为分频电路，对50MHz 系统时钟进行分频产生50M/7Hz 的像素时钟。VGA control 模块为VGA 显示控制电路模块，在像素时钟的驱动下首先产生行频信号，而后对行频信号进行分频产生58Hz 场频信号。由于VS 与HS 信号具有严格的时序匹配，即VS 信号必须为HS 信号的整数倍，以保证在场频信号有效期间，能够完整数行的扫描，本设计利用对行频信号进行计数分频来产生场频信号。-Clk divid modu
<panda> 在 2025-02-05 上传 | 大小：1.2mb | 下载：0

[VHDL编程] 贪吃蛇

说明：都是废话电视剧方法那就回家避难硐室不烦你(dshdjsdhdhfjdskfk nbkjknl)
<petpat > 在 2025-02-05 上传 | 大小：1.2mb | 下载：0