[VHDL编程] 27个fpga开发实例

说明：27个fpga开发实例
<mlztony> 在 2011-03-28 上传 | 大小：1.22mb | 下载：1

[VHDL编程] DE2_VGA3

说明：The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the c
<Donghua Gu> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] altera_modelsim

说明：modelsim6.0—altera 详细的教程，肯定能教会你，比网上那些好多了，分享给大家-good！
<陈海涛> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] calculator

说明：用VHDL在quartus2下实现的计算器。输入为4*4矩阵键盘，输出为共用数据线的数码管。可以实现简单数学运算、逻辑运算、进制转换、连续运算等功能。-Using VHDL in quartus2 achieve calculator. Input 4* 4 matrix keyboard, the output data lines for sharing of digital control. Can achieve a simpl
<jizhen> 在 2025-02-05 上传 | 大小：1.22mb | 下载：1

[VHDL编程] cpld_sy03091

说明：cpld epm7128开发板原理图源程序资料-cpld epm7128 information source development board schematics
<zhaoshihai> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] 111

说明：任务传记，职场读物，杜拉拉全集，想进入职场的人看看吧。-Task biography, career books
<mike> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] mypro_synfifo

说明：基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE-RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE
<Hurley> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] seg

说明：数码显示的各种显示程序，对学习FPGA的数码控制有一定的帮助。-Digital display of various display program, learning FPGA digital control some help.
<zhaorongjian> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] balle3D

说明：Altera_DE2-70应用乒乓球游戏.-Altera_DE2-70 Application table tennis game.
<yu> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] Clock

说明：FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现-FPGA clock display program, you can follow the normal time, frequency adjustable, digital display 00-00-00, middle- can be changed. As long as the use of a nes
<李勇> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] Gluttonous-Snake

说明：用verilog语言写得一个小游戏，可以在FPGA上运行。-Verilog language to write a game in which can run on the FPGA.
<张旭> 在 2025-02-05 上传 | 大小：1.22mb | 下载：0

[VHDL编程] UART

说明：verilog IO模拟串口,用IO模拟uart进行串口通讯，无需硬件串口(Verilog io analog serial port, using io simulation UART serial communication, no hardware serial port)
<yt14212 > 在 2025-02-05 上传 | 大小：1.22mb | 下载：0