[VHDL编程] CORDIC_DDS_16bit

说明：dds频率生成文件，看看有没有人喜欢认真阅读您的文件包然后写出其具-dds frequency generated files, see if there is no one really wants to read your document carefully and then write its packet with
<zhangxi> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] Modelsim

说明：不错的Quartus II 与modelsim结合仿真简介笔记，较为适合初学者，希望对大家有帮助！
<刘英> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] sim_usb_full_interface_tb

说明：FTDI245B usb project
<beng> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] fpgaverilogdesign

说明：里面包含步进电机的资料，以及通过FPGA控制的Verilog HDL测序，及c测序。-Which contains information on the stepper motor and controlled by FPGA Verilog HDL sequencing, and the c sequence.
<罗玉明> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] noisII_3

说明：这是基于FPGA的SOPC嵌入式系统的第三个实例。很不错-FPGA-based SOPC is the third instance of the embedded system. Very good
<steef> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] ASIC.and.FPGA.Verification.A.Guide.to.Component.Mo

说明：ASIC的FPGA模型设计，VHDL版 英文原版书籍-ASIC.and.FPGA.Verification.A.Guide.to.Component.Modeling.Morgan.Kaufmann
<Craftor> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] RS232_ysd

说明：串口接口控制器参考设计VHDL代码,方便开发FPGA人员进行串口的开发，是一个不错的源码解压安装后可在quartus里例化使用-Serial interface controller reference design VHDL code, facilitate the development of FPGA serial port staff development, is a good source decompression aft
<叶开> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] verilog

说明：verilog入门教程，简单易懂，十分适合初学者-verilog Tutorial, easy to understand, very suitable for beginners
<dingcheng> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] RS232_ysd

说明：RS232串口通信程序，经过开发板验证，程序正确无误，是采用Verilog语言编写的-RS232 serial communication program, through the development board verification, the program is correct, is written using Verilog
<王红> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] LCM

说明： NIOS内核设计的LCM显示实验，适合新手入门学习-NIOS core design of the LCM display experiment, suitable for beginners to learn
<宋子健> 在 2025-02-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] MOTO3--zhiliu

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的直流电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, the module VHDL prepared by the DC motor driver.
<qiao> 在 2025-02-04 上传 | 大小：1.3mb | 下载：1

[VHDL编程] modulsim_use_ise_derectly

说明：一个简单的使用modlsim直接调用ise的实例，自己当时写的，通过编写do文件直接用modlsim来调用ise的核文件仿真。仅供学习参考-use modulsim call the ise file derectly by writing do file in the modulsim
<havi> 在 2025-02-04 上传 | 大小：1.3mb | 下载：0