资源列表

« 1 2 ... .23 .24 .25 .26 .27 628.29 .30 .31 .32 .33 ... 4311 »

[VHDL编程cliff_cummings

说明:cliff cummings的关于VHDL语言的一些经典文章-Useful papers on VHDL language by cliff cummings
<王静> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程SD_Card_test

说明:SD卡测试程序,在开发板上经过验证,希望对大家有所帮助-SD card test program, proven in the development board, we hope to help
<王红> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程FlyPiano

说明:这是我的第一个程序,希望能够对大家有用。-verilog file john son verilog this is my first verilog file.It is very easy.I hope it can help you
<Jack> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程Digital-Responder

说明:数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次
<wtm_dxyb> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程fpga-vga

说明:fpga上实现vga控制不同颜色小块延45度顺时针运动-fpga vga to achieve small 45-degree movement control
<向死而生> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程AMBA-2.0-SPEC.

说明:该PPT概括介绍了ARM公司出品的AMBA 2.0 总线规范,其中包括片上总线各信号线的工作规律及工作规范,以及各种传输模式的时序图实例,通过参照该总线规范对AMBA总现进行设计。-The PPT introduces the ARM AMBA 2.0 bus specification produced, including on-chip bus signal lines of the laws and regulations, b
<杨宗凯> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程R19UH0044EJ0500_LCD

说明:Renesas EMMA EV2 LCD
<ffumi68> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程free_range_vhdl

说明:This book is a proper guide to VHDL Introduction in digital design. -This book is a proper guide to VHDL Introduction in digital design.
<legailutin> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程SOPC_LCD_EP3C40F780C8

说明:里面有SOPC硬件工程和软件,为lcd触摸屏控制程序,开发平台FPGA-There are SOPC hardware engineering and software, for LCD touch screen control procedures, development platform FPGA
<张军> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程zxs4826_clock

说明:基于QUARTUS2的电子时钟设计程序,程序简单,是课程设计的题目,可以作为有力参考。-Based QUARTUS2 electronic clock design procedure is simple, is the subject of curriculum design, can serve as a strong reference.
<zhaosong> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程SDRAM_Test

说明:SDRAM Verilog HDL 测试代码,含有时序约束。-SDRAM Verilog HDL test code contains timing constraints.
<欧阳修> 在 2025-01-28 上传 | 大小:2.09mb | 下载:0

[VHDL编程FPGA_UART

说明:代码已通过实验测试,实现串口助手在线调试(The serial debug of the serial port of UART is realized through FPGA. The result is very successful after testing.)
<发哥在此 > 在 2025-01-28 上传 | 大小:2.09mb | 下载:0
« 1 2 ... .23 .24 .25 .26 .27 628.29 .30 .31 .32 .33 ... 4311 »

源码中国 www.ymcn.org