[VHDL编程] ALTERA TDRB_D5M 摄像头采集例程

说明：altera 开发工具例程
<focus_447@yahoo.com.cn> 在 2009-04-23 上传 | 大小：2.11mb | 下载：7

[VHDL编程] i2c_ip

说明：I2C的ip核，Verilog实现，可以直接用在你的项目中。I2C是一种简单实用的通讯协议。-I2C' s ip nuclear, Verilog realization, you can directly use in your projects. I2C is a simple and practical protocol.
<caibaiyin> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] 21840261RS(32to28)encoderanddecodervhdl

说明：(32,28)编码和译码程序 ，基于vhdl来实现的，并且在quartus中运行实现-(32,28) coding and decoding process, based on vhdl to achieve, and run to achieve in quartus
<wmm> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] uratiii

说明：verilog串口通信程序，用数码管显示通信结果-verilog serial communication program, communication with the digital display the results
<gouju> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] code

说明：波特仪设计与实现，源代码，用单片机 FPGA实现 适合做类似项目的哥们下载！-Porter Instrument design and implementation, source code, suitable for single chip FPGA realization of similar projects with a buddy to download!
<阿力> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] Lattice_FPGA

说明：该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员，它可以帮助你去了解 不同的处理过程，使用各种工具，以及熟悉ispLEVER 产生的各种报告。在进行下一步时，可以准备一 个设计，以此去了解设计的仿真，功耗的计算，静态时序分析，以及以时序驱动的布局和布线，检查由 软件输出的报告等。以此设计为例，你可以练习约束设计的输入，输出信号以及这些信号管脚的分配去 满足系统要求。也可以修改约束条件，达到最
<treaclysmile> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] uart

说明：uart串口，非常的简单明了，便于调用 里面的使能信号方便设置，很适合在项目调试时直接加入模块-uart serial port, very simple, easy to call
<xiaoliu> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] LED

说明：FPGA上开发的心跳的程序，可以实现闪烁的功能-Program the FPGA on the development of the heartbeat, blinking function can be achieved
<Pan> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] motorkongzhi

说明：步进电机控制，vhdl程序，好用的程序，毕设可用-Stepper motor control, vhdl program, easy to use program, and is set to complete the available
<权利红> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] Homework4

说明：4x4矩阵乘法，使用pipeline结构，可以在AutoESL中综合出Verilog，并在System Generator中测试通过。-Matrix multification in systolic way for AutoESL synthesis
<liu> 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] SPI主机

说明：基于verilogde的fpgaspi通信主机(Based on verilogthe communication host)
<巴拉望 > 在 2025-01-28 上传 | 大小：2.11mb | 下载：0

[VHDL编程] PCITest

说明：通过在FPGA内部的数据源产生40Mbps的数据，FPGA对数据进行缓冲后，每52ms左右向主机发出一次中断，请求进行DMA传输，每次DMA的大小为228352字节。另附C++上位机软件代码(By generating 40Mbps data from the data source inside the FPGA, the FPGA buffers the data and sends an interrupt to the host
<zhouwenjia0417 > 在 2025-01-28 上传 | 大小：2.11mb | 下载：0