[VHDL编程] VerilogHDL-and-CPLD-programming-technology

说明：从零开始学CPLD和VerilogHDL编程技术，包括实验板原理图和实验源代码。-VerilogHDL learn from scratch and CPLD programming technologies, including board schematics and test source code.
<宋大力> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] USB_Blaster_SCH_PCB

说明：兼容ALTERA公司的USBBlaster下载线的原理图和PCB文件-ALTERA compatible with the company' s USBBlaster download line schematic and PCB files
<zhangwei> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] SDRAM-controller-design-FPGA-based

说明：基于FPGA的SDRAM控制器设计及应用硕士论文-SDRAM controller design FPGA based
<connie> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] LCD_CLOCK

说明：用1602液晶显示的数字电子钟，并且可以用按键开关调整时间，日期，星期。-1602 LCD display with digital electronic clock, and the key switch can be used to adjust the time, date, week.
<周航> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] cpuVHDLshixian

说明：很好的程序 调试通过能够轻松运行 可以在环境里 简单编译通过 -that is good sources
<王科怀> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] DS18B20

说明：本源码用verilog实现对DS18b20温度传感器的时序控制，使DS18b20能正常工作，获得温度数据-The source verilog of DS18b20 temperature sensor timing control, so DS18b20 can work to obtain temperature data
<GQ> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] eetop.cn_dds

说明：基于verilog的DDS设计,内附代码,仿真环境等说明-the DDS design based on verilog
<王亮> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] FPGA_verilog_uart-

说明：基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,，利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合，通过ModelSim仿真，用串口调试程序进行验证，最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPG
<孔春伟> 在 2025-01-21 上传 | 大小：3.02mb | 下载：1

[VHDL编程] pulse

说明：这是一个方波程序，在quartus平台编写，可以通过设置参数生成方波信号。(This is a square wave program, written in the quartus platform, you can generate square wave signals by setting parameters.)
<wangshuo9242 > 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] led

说明：利用计数器设计延时函数，通过四个led灯的闪烁，可以直观观察延时时长，fpga器件cyclone iv LCMXO2-1200HC-4TG144CR1,在demo板上作简路图(Using the counter to design the delay function, through the flashing of four LED lights, we can observe the delay time directly, FP
<qing wang > 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] counter

说明：基于fpga的倒计时器。 可实现6位数的倒计时，通过按键设置初始值，倒计时结束提醒等功能(An inverted timer based on FPGA)
<奈歌> 在 2025-01-21 上传 | 大小：3.02mb | 下载：0

[VHDL编程] 国产FPGA参考设计IPCORE_UART_example_M5&M7

说明：国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication
<空空居士> 在 2025-01-21 上传 | 大小：3.02mb | 下载：1